- 您现在的位置：买卖IC网 > PDF目录17098 > HW-V5-ML505-UNI-G-J (Xilinx Inc)VIRTEX-5 LXT ML505 EVAL PLATFORM PDF资料下载
参数资料
| 型号： | HW-V5-ML505-UNI-G-J |
| 厂商： | Xilinx Inc |
| 文件页数： | 65/91页 |
| 文件大小： | 0K |
| 描述： | VIRTEX-5 LXT ML505 EVAL PLATFORM |
| 标准包装： | 1 |
| 系列： | Virtex®-5 LXT |
| 类型： | FPGA |
| 适用于相关产品： | XC5VSX50TFFG1136 |
| 所含物品： | 评估平台，适配器，线缆，小型闪存卡 - 不包括电源 - |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页当前第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页
Virtex-5 FPGA Data Sheet: DC and Switching Characteristics
DS202 (v5.3) May 5, 2010
Product Specification
68
Table 90: Global Clock Input to Output Delay With DCM and PLL in Source-Synchronous Mode
Symbol
Description
Device
Speed Grade
Units
-3
-2
-1
LVCMOS25 Global Clock Input to Output Delay using Output Flip-Flop, 12mA, Fast Slew Rate, with DCM and PLL
in Source-Synchronous Mode
TICKOFDCM0_PLL
Global Clock and OUTFF with DCM and PLL
XC5VLX20T
N/A
3.66
4.11
ns
XC5VLX30
3.37
3.63
4.06
ns
XC5VLX30T
3.37
3.63
4.06
ns
XC5VLX50
3.39
3.65
4.08
ns
XC5VLX50T
3.39
3.65
4.08
ns
XC5VLX85
3.52
3.78
4.20
ns
XC5VLX85T
3.52
3.78
4.20
ns
XC5VLX110
3.57
3.84
4.27
ns
XC5VLX110T
3.57
3.84
4.27
ns
XC5VLX155
3.83
4.10
4.53
ns
XC5VLX155T
3.83
4.10
4.53
ns
XC5VLX220
N/A
4.33
4.76
ns
XC5VLX220T
N/A
4.33
4.76
ns
XC5VLX330
N/A
4.50
4.95
ns
XC5VLX330T
N/A
4.50
4.95
ns
XC5VSX35T
3.55
3.81
4.24
ns
XC5VSX50T
3.57
3.83
4.26
ns
XC5VSX95T
N/A
4.08
4.50
ns
XC5VSX240T
N/A
4.57
5.02
ns
XC5VTX150T
N/A
3.99
4.42
ns
XC5VTX240T
N/A
4.22
4.65
ns
XC5VFX30T
3.66
3.97
4.41
ns
XC5VFX70T
3.59
3.88
4.32
ns
XC5VFX100T
3.74
4.02
4.44
ns
XC5VFX130T
3.91
4.21
4.65
ns
XC5VFX200T
N/A
4.52
4.94
ns
Notes:
1.
Listed above are representative values where one global clock input drives one vertical clock line in each accessible column, and where all
accessible IOB and CLB flip-flops are clocked by the global clock net.
2.
DCM and PLL output jitter are already included in the timing calculation.
相关PDF资料 |
PDF描述 |
|---|---|
| N001-005-BL | CABLE PATCH CAT5E BLUE 5' |
| HW-V4-ML402-UNI-G-J | EVALUATION PLATFORM VIRTEX-4 |
| HW-V5-ML501-UNI-G-J | EVALUATION PLATFORM VIRTEX-5 |
| ADR127AUJZ-R2 | IC VREF SERIES PREC 1.25V TSOT-6 |
| R-729.0P | CONV DC/DC 2A 12-28VIN 9V |
相关代理商/技术参数 |
参数描述 |
|---|---|
| HW-V5-ML506-UNI-G | 功能描述:EVALUATION PLATFORM VIRTEX-5 RoHS:是 类别:编程器，开发系统 >> 通用嵌入式开发板和套件（MCU、DSP、FPGA、CPLD等） 系列:Virtex®-5 SXT 标准包装:1 系列:PICDEM™ 类型:MCU 适用于相关产品:PIC10F206，PIC16F690，PIC16F819 所含物品:板，线缆，元件，CD，PICkit 编程器 产品目录页面:659 (CN2011-ZH PDF) |
| HW-V5-ML506-UNI-G-J | 功能描述:EVALUATION PLATFORM VIRTEX-5 RoHS:是 类别:编程器，开发系统 >> 通用嵌入式开发板和套件（MCU、DSP、FPGA、CPLD等） 系列:Virtex®-5 SXT 标准包装:1 系列:PICDEM™ 类型:MCU 适用于相关产品:PIC10F206，PIC16F690，PIC16F819 所含物品:板，线缆，元件，CD，PICkit 编程器 产品目录页面:659 (CN2011-ZH PDF) |
| HW-V5-ML507-UNI-G | 功能描述:EVAL PLATFORM V5 FXT RoHS:是 类别:编程器，开发系统 >> 通用嵌入式开发板和套件（MCU、DSP、FPGA、CPLD等） 系列:Virtex®-5 FXT 标准包装:1 系列:PICDEM™ 类型:MCU 适用于相关产品:PIC10F206，PIC16F690，PIC16F819 所含物品:板，线缆，元件，CD，PICkit 编程器 产品目录页面:659 (CN2011-ZH PDF) |
| HW-V5-ML507-UNI-G-J | 功能描述:EVAL PLATFORM V5 FXT RoHS:是 类别:编程器，开发系统 >> 通用嵌入式开发板和套件（MCU、DSP、FPGA、CPLD等） 系列:Virtex®-5 FXT 标准包装:1 系列:PICDEM™ 类型:MCU 适用于相关产品:PIC10F206，PIC16F690，PIC16F819 所含物品:板，线缆，元件，CD，PICkit 编程器 产品目录页面:659 (CN2011-ZH PDF) |
| HW-V5-ML510-G | 功能描述:BOARD EVAL FOR VIRTEX-5 ML510 RoHS:是 类别:编程器，开发系统 >> 通用嵌入式开发板和套件（MCU、DSP、FPGA、CPLD等） 系列:Virtex® -5 标准包装:1 系列:PICDEM™ 类型:MCU 适用于相关产品:PIC10F206，PIC16F690，PIC16F819 所含物品:板，线缆，元件，CD，PICkit 编程器 产品目录页面:659 (CN2011-ZH PDF) |
发布紧急采购，3分钟左右您将得到回复。