- 您现在的位置：买卖IC网 > PDF目录61069 > ICS548G-05CILF 49.152 MHz, OTHER CLOCK GENERATOR, PDSO16 PDF资料下载
参数资料
| 型号： | ICS548G-05CILF |
| 元件分类： | 时钟产生/分配 |
| 英文描述： | 49.152 MHz, OTHER CLOCK GENERATOR, PDSO16 |
| 封装： | MO-153, TSSOP-16 |
| 文件页数： | 2/6页 |
| 文件大小： | 132K |
| 代理商： | ICS548G-05CILF |
T1/E1 Clock Multiplier
MDS 548-05C B
2
Revision 072704
Integrated Circuit Systems, Inc.
● 525 Race Street, San Jose, CA 95126 ● tel (408) 297-1201 ● www.icst.com
ICS548-05C
Pin Assignment
Output Clock Selection Table
Power Down Clock Selection Table
Key: 0 = connect directly to GND; 1 = connect directly
to VDD
Pin Descriptions
Key: XI, XO = crystal connections; the in put pin MSEL must be tied directly to VDD or GND.
For a clock input, connect the input X1 and leave X2 unconnected (floating).
12
1
11
2
10
X1/ICLK
X2
3
9
VDD
4
VDD
DC
5
REFEN
6
REFOUT
7
GND
8
GND
MSEL
GND
PDCLK
GND
DC
VDD
CLK
16
15
14
13
16-pin TSSOP
MSEL
Input (MHz)
CLK (MHz)
Pin 13
PIns 1, (16)
PIn 9
0
1.544
24.704
1
1.544
37.056
0
2.048
32.768
1
2.048
49.152
REFEN PDCLK
Power Down Selection Mode
Pin 4
PIn 11
0
The entire chip is off.
0
1
PLL and clock output run, REFOUT low.
1
0
REFOUT running, PLL off, CLK low.
1
All running.
Pin
Number
Pin
Name
Pin
Type
Pin Description
1
X1/ICLK
XI
Crystal connection. Connect this pin to a crystal or clock input.
2, 3, 8
VDD
Power
Connect to +3.3 V or +5 V. All VDD’s must be the same.
4
REFEN
Input
Reference Clock Enable. See table above. Connect to GND for best jitter/phase
noise.
5, 6, 7, 12
GND
Power
Connect to ground.
9
CLK
Output
Clock output set by input status of MSEL. See table above.
10, 15
DC
—
Don’t Connect. Do not connect these pins to anything.
11
PDCLK
Input
Power down clock. See table above.
13
MSEL
Input
Multiplier select pin. Selects x16 when low, x24 when high.
14
REFOUT
Output
Buffered reference output clock. Controlled by REFEN.
16
X2
XO
Crystal connection. Connect this pin to a crystal or leave unconnected for a clock.
相关PDF资料 |
PDF描述 |
|---|---|
| ICS552R-01ALF | OTHER CLOCK GENERATOR, PDSO20 |
| ICS552R-01AI | OTHER CLOCK GENERATOR, PDSO20 |
| ICS552R-01AILF | OTHER CLOCK GENERATOR, PDSO20 |
| ICS552R-01CI | OTHER CLOCK GENERATOR, PDSO20 |
| ICS552R-01C | OTHER CLOCK GENERATOR, PDSO20 |
相关代理商/技术参数 |
参数描述 |
|---|---|
| ICS548G-05I | 功能描述:IC CLOCK MULT T1/E1 16-TSSOP RoHS:否 类别:集成电路 (IC) >> 时钟/计时 - 时钟发生器，PLL，频率合成器 系列:- 产品变化通告:Product Discontinuation 04/May/2011 标准包装:96 系列:- 类型:时钟倍频器，零延迟缓冲器 PLL:带旁路 输入:LVTTL 输出:LVTTL 电路数:1 比率 - 输入:输出:1:8 差分 - 输入:输出:无/无 频率 - 最大:133.3MHz 除法器/乘法器:是/无 电源电压:3 V ~ 3.6 V 工作温度:0°C ~ 70°C 安装类型:表面贴装 封装/外壳:16-TSSOP（0.173"，4.40mm 宽） 供应商设备封装:16-TSSOP 包装:管件 其它名称:23S08-5HPGG |
| ICS548G-05ILF | 制造商:Integrated Device Technology Inc 功能描述:IC CLOCK MULT T1/E1 16-TSSOP |
| ICS548G-05ILFT | 制造商:Integrated Device Technology Inc 功能描述:IC CLOCK MULT T1/E1 16-TSSOP |
| ICS548G-05IT | 功能描述:IC CLOCK MULT T1/E1 16-TSSOP RoHS:否 类别:集成电路 (IC) >> 时钟/计时 - 时钟发生器，PLL，频率合成器 系列:- 标准包装:2,000 系列:- 类型:PLL 时钟发生器 PLL:带旁路 输入:LVCMOS，LVPECL 输出:LVCMOS 电路数:1 比率 - 输入:输出:2:11 差分 - 输入:输出:是/无 频率 - 最大:240MHz 除法器/乘法器:是/无 电源电压:3.135 V ~ 3.465 V 工作温度:0°C ~ 70°C 安装类型:表面贴装 封装/外壳:32-LQFP 供应商设备封装:32-TQFP（7x7） 包装:带卷 (TR) |
| ICS548G-05LF | 功能描述:IC CLOCK MULT T1/E1 16-TSSOP RoHS:是 类别:集成电路 (IC) >> 时钟/计时 - 时钟发生器，PLL，频率合成器 系列:- 标准包装:2,000 系列:- 类型:PLL 频率合成器 PLL:是 输入:晶体 输出:时钟 电路数:1 比率 - 输入:输出:1:1 差分 - 输入:输出:无/无 频率 - 最大:1GHz 除法器/乘法器:是/无 电源电压:4.5 V ~ 5.5 V 工作温度:-20°C ~ 85°C 安装类型:表面贴装 封装/外壳:16-LSSOP（0.175"，4.40mm 宽） 供应商设备封装:16-SSOP 包装:带卷 (TR) 其它名称:NJW1504V-TE1-NDNJW1504V-TE1TR |
发布紧急采购，3分钟左右您将得到回复。