- 您现在的位置：买卖IC网 > PDF目录1999 > ICS9250BF-12LF (IDT, Integrated Device Technology Inc)IC FREQ TIMING GENERATOR 56-SSOP PDF资料下载
参数资料
| 型号： | ICS9250BF-12LF |
| 厂商： | IDT, Integrated Device Technology Inc |
| 文件页数： | 7/12页 |
| 文件大小： | 0K |
| 描述： | IC FREQ TIMING GENERATOR 56-SSOP |
| 标准包装： | 26 |
| 类型： | 时钟/频率合成器 |
| PLL： | 是 |
| 主要目的： | Intel CPU 服务器 |
| 输入： | 晶体 |
| 输出： | 时钟 |
| 电路数： | 1 |
| 比率 - 输入:输出： | 1:24 |
| 差分 - 输入:输出： | 无/无 |
| 频率 - 最大： | 133MHz |
| 电源电压： | 3.135 V ~ 3.465 V |
| 工作温度： | 0°C ~ 70°C |
| 安装类型： | 表面贴装 |
| 封装/外壳： | 56-BSSOP（0.295"，7.50mm 宽） |
| 供应商设备封装： | 56-SSOP |
| 包装： | 管件 |
| 其它名称： | 9250BF-12LF |
4
ICS9250-12
Power Management Requirements:
Note:
1. Clock on/off latency is defined in the number of rising edges of free running PCICLKs between the clock disable goes low/
high to the first valid clock comes out of the device.
2. Power up latency is when PWR_DWN# goes inactive (high to when the first valid clocks are dirven from the device.
l
a
g
n
i
Se
t
a
t
S
l
a
g
n
i
S
y
c
n
e
t
a
L
f
o
s
e
g
d
e
g
n
i
s
i
r
f
o
.
o
N
K
L
C
I
C
P
P
O
T
S
_
U
P
C
)
d
e
l
b
a
s
i
d
(
01
)
d
e
l
b
a
n
e
(
11
#
P
O
T
S
_
I
C
P
)
d
e
l
b
a
s
i
d
(
01
)
d
e
l
b
a
n
e
(
11
#
D
P
)
n
o
i
t
a
r
e
p
o
l
a
m
r
o
n
(
1S
m
3
)
n
w
o
d
r
e
w
o
p
(
0.
x
a
m
2
CPU_STOP# Timing Diagram
CPU_STOP# is an asynchronous input to the clock synthesizer. It is used to turn off the CPU and 3V66 clocks for low power
operation. CPU_STOP# is asserted asynchronously by the external clock control logic with the rising edge of free running PCI
clock (and hence CPU clock) and must be internally synchronized to the external output. All other clocks will continue to run
while the CPU clocks are disabled. The CPU clocks must always be stopped in a low state and started in such a manner as to
guarantee that the high pulse width is a full pulse. ONLY one rising edge of PCICLK_F is allowed after the clock control logic
switched for both the CPU and 3V66 outputs to become enabled/disabled.
Notes:
1.All timing is referenced to the internal CPUCLK.
2. The internal label means inside the chip and is a reference only. This
in fact may not be the way that the control is designed.
3. CPU_STOP# signal is an input singal that must be made synchronous
to free running PCICLK_F
4. 3V66 clocks also stop/start before
5. PD# and PCI_STOP# are shown in a high state.
6. Diagrams shown with respect to 133MHz. Similar operation when CPU
is100MHz
相关PDF资料 |
PDF描述 |
|---|---|
| ICS9250BF-28 | IC FREQ GENERATOR/BUFFER 56-SSOP |
| ICS9250CF-10LF | IC FREQ TIMING GENERATOR 56-SSOP |
| ICS932S200BG | IC FREQ TIMING GENERATOR 56TSSOP |
| ICS932S203AFLN | IC FREQ GEN W/CPU CLOCK 56-SSOP |
| ICS932S431AGLF | IC CLOCK CHIP 56-TSSOP |
相关代理商/技术参数 |
参数描述 |
|---|---|
| ICS9250BF-12LFT | 功能描述:IC FREQ TIMING GENERATOR 56-SSOP RoHS:是 类别:集成电路 (IC) >> 时钟/计时 - 专用 系列:- 标准包装:28 系列:- 类型:时钟/频率发生器 PLL:是 主要目的:Intel CPU 服务器 输入:时钟 输出:LVCMOS 电路数:1 比率 - 输入:输出:3:22 差分 - 输入:输出:无/是 频率 - 最大:400MHz 电源电压:3.135 V ~ 3.465 V 工作温度:0°C ~ 85°C 安装类型:表面贴装 封装/外壳:64-TFSOP （0.240"，6.10mm 宽） 供应商设备封装:64-TSSOP 包装:管件 |
| ICS9250BF-12T | 功能描述:IC FREQ TIMING GENERATOR 56-SSOP RoHS:否 类别:集成电路 (IC) >> 时钟/计时 - 专用 系列:- 标准包装:28 系列:- 类型:时钟/频率发生器 PLL:是 主要目的:Intel CPU 服务器 输入:时钟 输出:LVCMOS 电路数:1 比率 - 输入:输出:3:22 差分 - 输入:输出:无/是 频率 - 最大:400MHz 电源电压:3.135 V ~ 3.465 V 工作温度:0°C ~ 85°C 安装类型:表面贴装 封装/外壳:64-TFSOP （0.240"，6.10mm 宽） 供应商设备封装:64-TSSOP 包装:管件 |
| ICS9250BF-16 | 功能描述:IC FREQ GENERATOR/BUFFER 56-SSOP RoHS:否 类别:集成电路 (IC) >> 时钟/计时 - 专用 系列:- 标准包装:28 系列:- 类型:时钟/频率发生器 PLL:是 主要目的:Intel CPU 服务器 输入:时钟 输出:LVCMOS 电路数:1 比率 - 输入:输出:3:22 差分 - 输入:输出:无/是 频率 - 最大:400MHz 电源电压:3.135 V ~ 3.465 V 工作温度:0°C ~ 85°C 安装类型:表面贴装 封装/外壳:64-TFSOP （0.240"，6.10mm 宽） 供应商设备封装:64-TSSOP 包装:管件 |
| ICS9250BF-16LF | 功能描述:IC FREQ GENERATOR/BUFFER 56-SSOP RoHS:是 类别:集成电路 (IC) >> 时钟/计时 - 专用 系列:- 标准包装:28 系列:- 类型:时钟/频率发生器 PLL:是 主要目的:Intel CPU 服务器 输入:时钟 输出:LVCMOS 电路数:1 比率 - 输入:输出:3:22 差分 - 输入:输出:无/是 频率 - 最大:400MHz 电源电压:3.135 V ~ 3.465 V 工作温度:0°C ~ 85°C 安装类型:表面贴装 封装/外壳:64-TFSOP （0.240"，6.10mm 宽） 供应商设备封装:64-TSSOP 包装:管件 |
| ICS9250BF-16LFT | 功能描述:IC FREQ GENERATOR/BUFFER 56-SSOP RoHS:是 类别:集成电路 (IC) >> 时钟/计时 - 专用 系列:- 标准包装:28 系列:- 类型:时钟/频率发生器 PLL:是 主要目的:Intel CPU 服务器 输入:时钟 输出:LVCMOS 电路数:1 比率 - 输入:输出:3:22 差分 - 输入:输出:无/是 频率 - 最大:400MHz 电源电压:3.135 V ~ 3.465 V 工作温度:0°C ~ 85°C 安装类型:表面贴装 封装/外壳:64-TFSOP （0.240"，6.10mm 宽） 供应商设备封装:64-TSSOP 包装:管件 |
发布紧急采购，3分钟左右您将得到回复。