- 您现在的位置：买卖IC网 > PDF目录2075 > ICS97U877AKT (IDT, Integrated Device Technology Inc)IC CLK DVR PLL 1:10 40VFQFN PDF资料下载
参数资料
| 型号： | ICS97U877AKT |
| 厂商： | IDT, Integrated Device Technology Inc |
| 文件页数： | 6/13页 |
| 文件大小： | 0K |
| 描述： | IC CLK DVR PLL 1:10 40VFQFN |
| 产品变化通告： | Product Discontinuation 09/Dec/2011 |
| 标准包装： | 1,000 |
| 类型： | 驱动器，PLL |
| PLL： | 带旁路 |
| 输入： | 时钟 |
| 输出： | SSTL-18 |
| 电路数： | 1 |
| 比率 - 输入:输出： | 1:10 |
| 差分 - 输入:输出： | 是/是 |
| 频率 - 最大： | 370MHz |
| 除法器/乘法器： | 无/无 |
| 电源电压： | 1.7 V ~ 1.9 V |
| 工作温度： | 0°C ~ 70°C |
| 安装类型： | 表面贴装 |
| 封装/外壳： | 40-VFQFN 裸露焊盘 |
| 供应商设备封装： | 40-VFQFPN（6x6） |
| 包装： | 带卷 (TR) |
| 其它名称： | 97U877AKT |
2
ICS97U877
0792A—04/15/04
Pin Descriptions
l
a
n
i
m
r
e
T
e
m
a
N
n
o
i
t
p
i
r
c
s
e
D
l
a
c
i
r
t
c
e
l
E
s
c
i
t
s
i
r
e
t
c
a
r
a
h
C
D
N
G
Ad
n
u
o
r
G
g
o
l
a
n
A
d
n
u
o
r
G
V
A
D
r
e
w
o
p
g
o
l
a
n
A
l
a
n
i
m
o
n
V
8
.
1
T
N
I
_
K
L
Cr
o
t
s
i
s
e
r
n
w
o
d
l
u
p
)
m
h
O
K
0
1
-
K
0
1
(
a
h
t
i
w
t
u
p
n
i
k
c
o
l
C
t
u
p
n
i
l
a
i
t
n
e
r
e
f
i
D
C
N
I
_
K
L
C
r
o
t
s
i
s
e
r
n
w
o
d
l
u
p
)
m
h
O
K
0
1
-
K
0
1
(
a
h
t
i
w
t
u
p
n
i
k
c
o
l
c
y
r
a
t
n
e
l
p
m
o
C
t
u
p
n
i
l
a
i
t
n
e
r
e
f
i
D
T
N
I
_
B
Ft
u
p
n
i
k
c
o
l
c
k
c
a
b
d
e
F
t
u
p
n
i
l
a
i
t
n
e
r
e
f
i
D
C
N
I
_
B
Ft
u
p
n
i
k
c
o
l
c
k
c
a
b
d
e
f
y
r
a
t
n
e
m
e
l
p
m
o
C
t
u
p
n
i
l
a
i
t
n
e
r
e
f
i
D
T
U
O
_
B
Ft
u
p
t
u
o
k
c
o
l
c
k
c
a
b
d
e
F
t
u
p
t
u
o
l
a
i
t
n
e
r
e
f
i
D
C
T
U
O
_
B
Ft
u
p
t
u
o
k
c
o
l
c
k
c
a
b
d
e
f
y
r
a
t
n
e
m
e
l
p
m
o
C
t
u
p
t
u
o
l
a
i
t
n
e
r
e
f
i
D
E
O)
s
u
o
n
o
r
h
c
n
y
s
A
(
e
l
b
a
n
E
t
u
p
t
u
O
t
u
p
n
i
S
O
M
C
V
L
S
OV
r
o
D
N
G
o
t
d
e
i
t
(
t
c
e
l
e
S
t
u
p
t
u
O
Q
D
)t
u
p
n
i
S
O
M
C
V
L
D
N
Gd
n
u
o
r
G
d
n
u
o
r
G
V
Q
D
r
e
w
o
p
t
u
p
t
u
o
d
n
a
c
i
g
o
L
l
a
n
i
m
o
n
V
8
.
1
]
9
:
0
[
T
K
L
Cs
t
u
p
t
u
o
k
c
o
l
C
s
t
u
p
t
u
o
l
a
i
t
n
e
r
e
f
i
D
]
9
:
0
[
C
K
L
Cs
t
u
p
t
u
o
k
c
o
l
c
y
r
a
t
n
e
m
e
l
p
m
o
C
s
t
u
p
t
u
o
l
a
i
t
n
e
r
e
f
i
D
B
Nll
a
b
o
N
The PLL clock buffer, ICS97U877, is designed for a VDDQ of 1.8 V, a AVDD of 1.8 V and differential data input and output
levels. Package options include a plastic 52-ball VFBGA and a 40-pin MLF.
ICS97U877 is a zero delay buffer that distributes a differential clock input pair (CLK_INT, CLK_INC) to ten differential
pair of clock outputs (CLKT[0:9], CLKC[0:9]) and one differential pair feedback clock outputs (FB_OUTT, FBOUTC).
The clock outputs are controlled by the input clocks (CLK_INT, CLK_INC), the feedback clocks (FB_INT, FB_INC), the
LVCMOS program pins (OE, OS) and the Analog Power input (AVDD).When OE is low, the outputs (except FB_OUTT/
FB_OUTC) are disabled while the internal PLL continues to maintain its locked-in frequency. OS (Output Select) is a
program pin that must be tied to GND or VDDQ.When OS is high, OE will function as described above.When OS is low,
OE has no effect on CLKT7/CLKC7 (they are free running in addition to FB_OUTT/FB_OUTC).When AVDD is grounded,
the PLL is turned off and bypassed for test purposes.
When both clock signals (CLK_INT, CLK_INC) are logic low, the device will enter a low power mode. An input logic
detection circuit on the differential inputs, independent from the input buffers, will detect the logic low level and perform
a low power state where all outputs, the feedback and the PLL are OFF.When the inputs transition from both being logic
low to being differential signals, the PLL will be turned back on, the inputs and outputs will be enabled and the PLL
will obtain phase lock between the feedback clock pair (FB_INT, FB_INC) and the input clock pair (CLK_INT, CLK_INC)
within the specified stabilization time tSTAB.
The PLL in ICS97U877 clock driver uses the input clocks (CLK_INT, CLK_INC) and the feedback clocks (FB_INT,
FB_INC) to provide high-performance, low-skew, low-jitter output differential clocks (CLKT[0:9], CLKC[0:9]).ICS97U877
is also able to track Spread Spectrum Clocking (SSC) for reduced EMI.
ICS97U877 is characterized for operation from 0°C to 70°C.
相关PDF资料 |
PDF描述 |
|---|---|
| ICS9DS400AGLF | IC CLK SPREAD INJECTION 28TSSOP |
| IDT2305NZ-1HDCG | IC CLK BUFF 1:5 133.33MHZ 8-SOIC |
| IDT2305NZT-1DCG | IC CLK BUFFER 1:5 133MHZ 8-SOIC |
| IDT2309NZ-1HDCGI | IC CLOCK BUFFER 1:9 16-SOIC |
| IDT23S05T-1DCGI | IC CLK BUFF ZD SPREADSPECT 8SOIC |
相关代理商/技术参数 |
参数描述 |
|---|---|
| ICS97ULP844AH | 功能描述:IC CLOCK DRIVER 1.8V LP 28-BGA RoHS:否 类别:集成电路 (IC) >> 时钟/计时 - 专用 系列:- 标准包装:28 系列:- 类型:时钟/频率发生器 PLL:是 主要目的:Intel CPU 服务器 输入:时钟 输出:LVCMOS 电路数:1 比率 - 输入:输出:3:22 差分 - 输入:输出:无/是 频率 - 最大:400MHz 电源电压:3.135 V ~ 3.465 V 工作温度:0°C ~ 85°C 安装类型:表面贴装 封装/外壳:64-TFSOP （0.240"，6.10mm 宽） 供应商设备封装:64-TSSOP 包装:管件 |
| ICS97ULP844AHLF | 功能描述:IC CLOCK DRIVER 1.8V LP 28-BGA RoHS:是 类别:集成电路 (IC) >> 时钟/计时 - 专用 系列:- 标准包装:28 系列:- 类型:时钟/频率发生器 PLL:是 主要目的:Intel CPU 服务器 输入:时钟 输出:LVCMOS 电路数:1 比率 - 输入:输出:3:22 差分 - 输入:输出:无/是 频率 - 最大:400MHz 电源电压:3.135 V ~ 3.465 V 工作温度:0°C ~ 85°C 安装类型:表面贴装 封装/外壳:64-TFSOP （0.240"，6.10mm 宽） 供应商设备封装:64-TSSOP 包装:管件 |
| ICS97ULP844AHLFT | 功能描述:IC CLOCK DRIVER 1.8V LP 28-BGA RoHS:是 类别:集成电路 (IC) >> 时钟/计时 - 专用 系列:- 标准包装:28 系列:- 类型:时钟/频率发生器 PLL:是 主要目的:Intel CPU 服务器 输入:时钟 输出:LVCMOS 电路数:1 比率 - 输入:输出:3:22 差分 - 输入:输出:无/是 频率 - 最大:400MHz 电源电压:3.135 V ~ 3.465 V 工作温度:0°C ~ 85°C 安装类型:表面贴装 封装/外壳:64-TFSOP （0.240"，6.10mm 宽） 供应商设备封装:64-TSSOP 包装:管件 |
| ICS97ULP844AHT | 功能描述:IC CLOCK DRIVER 1.8V LP 28-BGA RoHS:否 类别:集成电路 (IC) >> 时钟/计时 - 专用 系列:- 标准包装:28 系列:- 类型:时钟/频率发生器 PLL:是 主要目的:Intel CPU 服务器 输入:时钟 输出:LVCMOS 电路数:1 比率 - 输入:输出:3:22 差分 - 输入:输出:无/是 频率 - 最大:400MHz 电源电压:3.135 V ~ 3.465 V 工作温度:0°C ~ 85°C 安装类型:表面贴装 封装/外壳:64-TFSOP （0.240"，6.10mm 宽） 供应商设备封装:64-TSSOP 包装:管件 |
| ICS97ULP845AH | 功能描述:IC CLOCK DRIVER 1.8V LP 28-BGA RoHS:否 类别:集成电路 (IC) >> 时钟/计时 - 专用 系列:- 标准包装:28 系列:- 类型:时钟/频率发生器 PLL:是 主要目的:Intel CPU 服务器 输入:时钟 输出:LVCMOS 电路数:1 比率 - 输入:输出:3:22 差分 - 输入:输出:无/是 频率 - 最大:400MHz 电源电压:3.135 V ~ 3.465 V 工作温度:0°C ~ 85°C 安装类型:表面贴装 封装/外壳:64-TFSOP （0.240"，6.10mm 宽） 供应商设备封装:64-TSSOP 包装:管件 |
发布紧急采购，3分钟左右您将得到回复。