- 您现在的位置：买卖IC网 > PDF目录79627 > ID80C52CXXX-12:D (ATMEL CORP) 8-BIT, MROM, 12 MHz, MICROCONTROLLER, CDIP40 PDF资料下载
参数资料
| 型号： | ID80C52CXXX-12:D |
| 厂商： | ATMEL CORP |
| 元件分类： | 微控制器/微处理器 |
| 英文描述： | 8-BIT, MROM, 12 MHz, MICROCONTROLLER, CDIP40 |
| 封装： | CERAMIC, DIP-40 |
| 文件页数： | 70/134页 |
| 文件大小： | 3805K |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页当前第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页
40
8068U–AVR–06/2013
XMEGA A3
Not recommended for new designs -
Use XMEGA A3U series
24. Crypto Engine
24.1
Features
Data Encryption Standard (DES) CPU instruction
Advanced Encryption Standard (AES) Crypto module
DES Instruction
– Encryption and Decryption
– Single-cycle DES instruction
– Encryption/Decryption in 16 clock cycles per 8-byte block
AES Crypto Module
– Encryption and Decryption
– Support 128-bit keys
– Support XOR data load mode to the State memory for Cipher Block Chaining
– Encryption/Decryption in 375 clock cycles per 16-byte block
24.2
Overview
The Advanced Encryption Standard (AES) and Data Encryption Standard (DES) are two com-
monly used encryption standards. These are supported through an AES peripheral module and
a DES CPU instruction. All communication interfaces and the CPU can optionally use AES and
DES encrypted communication and data storage.
DES is supported by a DES instruction in the AVR XMEGA CPU. The 8-byte key and 8-byte
data blocks must be loaded into the Register file, and then DES must be executed 16 times to
encrypt/decrypt the data block.
The AES Crypto Module encrypts and decrypts 128-bit data blocks with the use of a 128-bit key.
The key and data must be loaded into the key and state memory in the module before encryp-
tion/decryption is started. It takes 375 peripheral clock cycles before the encryption/decryption is
done and decrypted/encrypted data can be read out, and an optional interrupt can be generated.
The AES Crypto Module also has DMA support with transfer triggers when encryption/decryp-
tion is done and optional auto-start of encryption/decryption when the state memory is fully
loaded.
相关PDF资料 |
PDF描述 |
|---|---|
| ID80C52CXXX-16:D | 8-BIT, MROM, 16 MHz, MICROCONTROLLER, CDIP40 |
| ID80C52EXXX-25:D | 8-BIT, MROM, 25 MHz, MICROCONTROLLER, CDIP40 |
| ID80C52EXXX-L16:D | 8-BIT, MROM, 16 MHz, MICROCONTROLLER, CDIP40 |
| ID80C52XXX-25:D | 8-BIT, MROM, 25 MHz, MICROCONTROLLER, CDIP40 |
| ID80C52XXX-36SHXXX:D | 8-BIT, MROM, 36 MHz, MICROCONTROLLER, CDIP40 |
相关代理商/技术参数 |
参数描述 |
|---|---|
| ID80C86 | 制造商:INTERSIL 制造商全称:Intersil Corporation 功能描述:CMOS 16-Bit Microprocessor |
| ID80C86-2 | 制造商:INTERSIL 制造商全称:Intersil Corporation 功能描述:CMOS 16-Bit Microprocessor |
| ID80C88 | 制造商:INTERSIL 制造商全称:Intersil Corporation 功能描述:CMOS 8/16-Bit Microprocessor |
| ID80C88-2 | 制造商:INTERSIL 制造商全称:Intersil Corporation 功能描述:CMOS 8/16-Bit Microprocessor |
| ID810 | 制造商:IBase Technology (USA) Inc. 功能描述:FC, ID810 XGI Z11 VGA/LVDS, FOR ECX810, (ROHS) - Bulk |
发布紧急采购，3分钟左右您将得到回复。