- 您现在的位置：买卖IC网 > PDF目录9932 > IDT72815LB15BG (IDT, Integrated Device Technology Inc)IC FIFO SYNC DUAL 512X18 121BGA PDF资料下载
参数资料
| 型号： | IDT72815LB15BG |
| 厂商： | IDT, Integrated Device Technology Inc |
| 文件页数： | 15/26页 |
| 文件大小： | 0K |
| 描述： | IC FIFO SYNC DUAL 512X18 121BGA |
| 标准包装： | 63 |
| 系列： | 7200 |
| 功能： | 同步 |
| 存储容量： | 9.2K（512 x 18） |
| 数据速率： | 67MHz |
| 访问时间： | 15ns |
| 电源电压： | 4.5 V ~ 5.5 V |
| 工作温度： | 0°C ~ 70°C |
| 安装类型： | 表面贴装 |
| 封装/外壳： | 121-BBGA |
| 供应商设备封装： | 121-PBGA（15x15） |
| 包装： | 托盘 |
| 其它名称： | 72815LB15BG |
COMMERCIALANDINDUSTRIAL
TEMPERATURERANGES
IDT72805LB/72815LB/72825LB/72835LB/72845LB CMOS Dual SyncFIFOTM
256 x 18, 512 x 18, 1,024 x 18, 2,048 x 18 and 4,096 x 18
22
JANUARY 13, 2009
Figure 27.
OR
OR Flag Timing and First Word Fall Through when FIFO is Empty (FWFT mode)
NOTES:
1. tSKEW1 is the minimum time between a rising WCLK edge and a rising RCLK edge to guarantee that
EF will go HIGH after one RCLK cycle plus tREF. If the time between the rising edge
of WCLK and the rising edge of RCLK is less than tSKEW1. then the
EF deassertion may be delayed an extra RCLK cycle.
2.
LD = HIGH
3. Select this mode by setting (
FL, RXI, WXI) = (0,1,0) or (1,1,0) during Reset.
Figure 26. Read Cycle Timing with Double Register-Buffered
EF
EF (IDT Standard Timing)
NOTES:
1. tSKEW1 is the minimum time between a rising WCLK edge and a rising RCLK edge for
OR to go HIGH during the current cycle. If the time between the rising edge of WLCK and the rising
edge of RCLK is less than tSKEW1, then the
OR deassertion may be delayed one extra RCLK cycle.
2.
LD = HIGH, OE = LOW
3. Select this mode by setting (
FL, RXI, WXI) = (0,0,1) or (1,0,1) during Reset.
NO OPERATION
RCLK
REN
EF
tCLKL
tENH
tREF
LAST WORD
tA
tOLZ
tOE
Q0 - Q17
OE
WCLK
WEN
3139 drw 26
D0 - D17
tENS
tENH
tDS
tDH
FIRST WORD
tOHZ
tCLK
12
tREF
tSKEW1
tCLKH
(1)
W1
W2
W4
W[n +2]
W[n+3]
WCLK
WEN
D0
- D17
RCLK
tDH
tDS
tENS
tSKEW1
REN
Q0
- Q17
tDS
tA
tREF
OR
W1
DATA IN OUTPUT REGISTER
(1)
W3
1
2
3
tENH
tREF
3139 drw 27
相关PDF资料 |
PDF描述 |
|---|---|
| MS27467E15A5P | CONN PLUG 5POS STRAIGHT W/PINS |
| IDT72825LB25BG | IC FIFO SYNC DL 1024X18 121BGA |
| ICL3238IAZ-T | IC 5DRVR/3RCVR RS232 3V 28-SSOP |
| IDT72V3670L6PFG | IC FIFO 8192X36 SYNC 6NS 128TQFP |
| ICL3238EIVZ-T | IC 5DRVR/3RCVR RS232 3V 28-TSSOP |
相关代理商/技术参数 |
参数描述 |
|---|---|
| IDT72815LB15BG8 | 功能描述:IC FIFO SYNC DUAL 512X18 121BGA RoHS:否 类别:集成电路 (IC) >> 逻辑 - FIFO 系列:7200 标准包装:15 系列:74F 功能:异步 存储容量:256（64 x 4） 数据速率:- 访问时间:- 电源电压:4.5 V ~ 5.5 V 工作温度:0°C ~ 70°C 安装类型:通孔 封装/外壳:24-DIP（0.300"，7.62mm） 供应商设备封装:24-PDIP 包装:管件 其它名称:74F433 |
| IDT72815LB15PF | 功能描述:IC FIFO SYNC DUAL 512X18 128TQFP RoHS:否 类别:集成电路 (IC) >> 逻辑 - FIFO 系列:7200 标准包装:90 系列:7200 功能:同步 存储容量:288K（16K x 18） 数据速率:100MHz 访问时间:10ns 电源电压:4.5 V ~ 5.5 V 工作温度:0°C ~ 70°C 安装类型:表面贴装 封装/外壳:64-LQFP 供应商设备封装:64-TQFP（14x14） 包装:托盘 其它名称:72271LA10PF |
| IDT72815LB15PF8 | 功能描述:IC FIFO SYNC DUAL 512X18 128TQFP RoHS:否 类别:集成电路 (IC) >> 逻辑 - FIFO 系列:7200 标准包装:90 系列:7200 功能:同步 存储容量:288K（16K x 18） 数据速率:100MHz 访问时间:10ns 电源电压:4.5 V ~ 5.5 V 工作温度:0°C ~ 70°C 安装类型:表面贴装 封装/外壳:64-LQFP 供应商设备封装:64-TQFP（14x14） 包装:托盘 其它名称:72271LA10PF |
| IDT72815LB15PFI | 功能描述:IC FIFO SYNC DUAL 512X18 128TQFP RoHS:否 类别:集成电路 (IC) >> 逻辑 - FIFO 系列:7200 标准包装:90 系列:7200 功能:同步 存储容量:288K（16K x 18） 数据速率:100MHz 访问时间:10ns 电源电压:4.5 V ~ 5.5 V 工作温度:0°C ~ 70°C 安装类型:表面贴装 封装/外壳:64-LQFP 供应商设备封装:64-TQFP（14x14） 包装:托盘 其它名称:72271LA10PF |
| IDT72815LB15PFI8 | 功能描述:IC FIFO SYNC DUAL 512X18 128TQFP RoHS:否 类别:集成电路 (IC) >> 逻辑 - FIFO 系列:7200 标准包装:90 系列:7200 功能:同步 存储容量:288K（16K x 18） 数据速率:100MHz 访问时间:10ns 电源电压:4.5 V ~ 5.5 V 工作温度:0°C ~ 70°C 安装类型:表面贴装 封装/外壳:64-LQFP 供应商设备封装:64-TQFP（14x14） 包装:托盘 其它名称:72271LA10PF |
发布紧急采购，3分钟左右您将得到回复。