收藏本站
参数资料
型号： IDT72T18125L5BB
厂商： IDT, Integrated Device Technology Inc
文件页数： 13/55页
文件大小： 0K
描述： IC FIFO 524X18 2.5V 5NS 240BGA
标准包装： 1
系列： 72T
功能： 异步，同步
存储容量： 9M（512K x 18）
数据速率： 10MHz
访问时间： 5ns
电源电压： 2.375 V ~ 2.625 V
工作温度： 0°C ~ 70°C
安装类型： 表面贴装
封装/外壳： 240-BGA
供应商设备封装： 240-PBGA（19x19）
包装： 托盘
其它名称： 72T18125L5BB
20
COMMERCIALANDINDUSTRIAL
TEMPERATURERANGES
IDT72T1845/55/65/75/85/95/105/115/125 2.5V TeraSync 18-BIT/9-BIT FIFO 2Kx18/4Kx9, 4Kx18/
8Kx9, 8Kx18/16Kx9, 16Kx18/32Kx9, 32Kx18/64Kx9, 64Kx18/128Kx9, 128Kx18/256Kx9, 256Kx18/512Kx9, 512Kx18/1Mx9
FEBRUARY 10, 2009
Figure 3. Programmable Flag Offset Programming Sequence (Continued)
x9 to x9 Mode
All Other Modes
# of Bits Used:
12 bits for the IDT72T1845
13 bits for the IDT72T1855
14 bits for the IDT72T1865
15 bits for the IDT72T1875
16 bits for the IDT72T1885
17 bits for the IDT72T1895
18 bits for the IDT72T18105
19 bits for the IDT72T18115
20 bits for the IDT72T18125
Note: All unused bits of the
LSB & MSB are don’t care
# of Bits Used:
Note: All unused bits of the
LSB & MSB are don’t care
11 bits for the IDT72T1845
12 bits for the IDT72T1855
13 bits for the IDT72T1865
14 bits for the IDT72T1875
15 bits for the IDT72T1885
16 bits for the IDT72T1895
17 bits for the IDT72T18105
18 bits for the IDT72T18115
19 bits for the IDT72T18125
D/Q8
D/Q0
EMPTY OFFSET REGISTER
1
2
3
4
5
6
7
8
1st Parallel Offset Write/Read Cycle
2nd Parallel Offset Write/Read Cycle
3rd Parallel Offset Write/Read Cycle
4th Parallel Offset Write/Read Cycle
D/Q8
D/Q0
EMPTY OFFSET REGISTER
9
10
11
12
13
14
15
16
D/Q8
D/Q0
FULL OFFSET REGISTER
1
2
3
4
5
6
7
8
D/Q8
D/Q0
EMPTY OFFSET REGISTER
17
5th Parallel Offset Write/Read Cycle
D/Q8
D/Q0
FULL OFFSET REGISTER
9
10
11
12
13
14
15
16
6th Parallel Offset Write/Read Cycle
D/Q8
D/Q0
17
FULL OFFSET REGISTER
IDT72T1895/72T18105/72T18115/72T18125(1) x9 Bus Width
D/Q8
D/Q0
EMPTY OFFSET REGISTER
1
2
3
4
5
6
7
8
1st Parallel Offset Write/Read Cycle
2nd Parallel Offset Write/Read Cycle
3rd Parallel Offset Write/Read Cycle
D/Q8
D/Q0
EMPTY OFFSET REGISTER
9
10
11
12
13
14
15
16
D/Q8
D/Q0
FULL OFFSET REGISTER
1
2
3
4
5
6
7
8
4th Parallel Offset Write/Read Cycle
D/Q8
D/Q0
FULL OFFSET REGISTER
9
10
11
12
13
14
15
16
IDT72T1845/72T1855/72T1865/72T1875/
72T1885/72T1895(1) x9 Bus Width
D/Q17
D/Q0
D/Q16
EMPTY OFFSET REGISTER
Data Inputs/Outputs
# of Bits Used
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
1st Parallel Offset Write/Read Cycle
Data Inputs/Outputs
2nd Parallel Offset Write/Read Cycle
1
2
3
4
5
6
7
8
10
11
12
13
14
15
9
FULL OFFSET REGISTER
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
1
2
3
4
5
6
7
8
10
11
12
13
14
15
9
Non-Interspersed
Parity
Interspersed
Parity
D/Q17
D/Q0
D/Q16
D/Q8
16
IDT72T1845/72T1855/72T1865/72T1875/
72T1885/72T1895 x18 Bus Width
4666 drw 06
D/Q17
D/Q0
D/Q16
EMPTY OFFSET (LSB) REGISTER
Data Inputs/Outputs
# of Bits Used
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
EMPTY OFFSET (MSB) REGISTER
Data Inputs/Outputs
17
16
18
1st Parallel Offset Write/Read Cycle
2nd Parallel Offset Write/Read Cycle
Data Inputs/Outputs
3rd Parallel Offset Write/Read Cycle
4th Parallel Offset Write/Read Cycle
1
2
3
4
5
6
7
8
10
11
12
13
14
15
9
18 17
FULL OFFSET (LSB) REGISTER
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
1
2
3
4
5
6
7
8
10
11
12
13
14
15
9
FULL OFFSET (MSB) REGISTER
17
18
18 17
Non-Interspersed
Parity
Interspersed
Parity
D/Q17
D/Q0
D/Q16
D/Q17
D/Q0
D/Q16
D/Q17
D/Q0
D/Q16
D/Q8
16
IDT72T18105/72T18115/72T18125 x18 Bus Width
5909 drw07
19
18
19
20
18
19
20
NOTES:
1. When programming the IDT72T1895 with an input bus width of x9 and output bus width of x18, 4 write cycles will be required. When Reading the IDT72T1895 with an output
bus width of x9 and input bus width of x18, 4 read cycles will be required. A total of 6 program/read cycles will be required if both the input and output bus widths are set to x9.
2. Consecutive reads of the offset registers is not permitted. The read operation must be disabled for a minimum of one RCLK cycle in between offset register accesses. (Please
refer to Figure 22, Parallel Read of Programmable Flag Registers (IDT Standard and FWFT Modes) for more details).
相关PDF资料
PDF描述
VI-J3T-MX-F2 CONVERTER MOD DC/DC 6.5V 75W
ICL3232ECV-20ZT IC 2DRVR/2RCVR RS232 3V 20-TSSOP
MAX166ACWP+ IC ADC 8BIT MPU COMP 20-SOIC
ICL3232ECV-20Z IC 2DRVR/2RCVR RS232 3V 20-TSSOP
VI-J3T-MX-F1 CONVERTER MOD DC/DC 6.5V 75W
相关代理商/技术参数
参数描述
IDT72T18125L5BBGI 制造商:Integrated Device Technology Inc 功能描述:IC FIFO 524X18 2.5V 5NS 240BGA
IDT72T18125L5BBI 功能描述:IC FIFO 524X18 2.5V 5NS 240BGA RoHS:否 类别:集成电路 (IC) >> 逻辑 - FIFO 系列:72T 标准包装:90 系列:74ABT 功能:同步，双端口 存储容量:4.6K（64 x 36 x2） 数据速率:67MHz 访问时间:- 电源电压:4.5 V ~ 5.5 V 工作温度:0°C ~ 70°C 安装类型:表面贴装 封装/外壳:120-LQFP 裸露焊盘 供应商设备封装:120-HLQFP（14x14） 包装:托盘 产品目录页面:1005 (CN2011-ZH PDF) 其它名称:296-3984
IDT72T18125L6-7BB 功能描述:IC FIFO 524X18 2.5V 6-7NS 240BGA RoHS:否 类别:集成电路 (IC) >> 逻辑 - FIFO 系列:72T 标准包装:15 系列:74F 功能:异步 存储容量:256（64 x 4） 数据速率:- 访问时间:- 电源电压:4.5 V ~ 5.5 V 工作温度:0°C ~ 70°C 安装类型:通孔 封装/外壳:24-DIP（0.300"，7.62mm） 供应商设备封装:24-PDIP 包装:管件 其它名称:74F433
IDT72T1845L4-4BB 功能描述:IC FIFO 2048X18 2.5V 4NS 240BGA RoHS:否 类别:集成电路 (IC) >> 逻辑 - FIFO 系列:72T 标准包装:90 系列:7200 功能:同步 存储容量:288K（16K x 18） 数据速率:100MHz 访问时间:10ns 电源电压:4.5 V ~ 5.5 V 工作温度:0°C ~ 70°C 安装类型:表面贴装 封装/外壳:64-LQFP 供应商设备封装:64-TQFP（14x14） 包装:托盘 其它名称:72271LA10PF
IDT72T1845L5BB 功能描述:IC FIFO 2048X18 2.5V 5NS 144BGA RoHS:否 类别:集成电路 (IC) >> 逻辑 - FIFO 系列:72T 标准包装:90 系列:7200 功能:同步 存储容量:288K（16K x 18） 数据速率:100MHz 访问时间:10ns 电源电压:4.5 V ~ 5.5 V 工作温度:0°C ~ 70°C 安装类型:表面贴装 封装/外壳:64-LQFP 供应商设备封装:64-TQFP（14x14） 包装:托盘 其它名称:72271LA10PF
发布紧急采购，3分钟左右您将得到回复。

采购需求

(若只采购一条型号，填写一行即可)

发布成功！您可以继续发布采购。也可以进入我的后台，查看报价

发布成功！您可以继续发布采购。也可以进入我的后台，查看报价

*型号 *数量 厂商 批号 封装
添加更多采购

我的联系方式

*
*
*