- 您现在的位置：买卖IC网 > PDF目录9656 > IDTCSPT857DBVG8 (IDT, Integrated Device Technology Inc)IC PLL CLK DVR SDRAM 56-CABGA PDF资料下载
参数资料
| 型号： | IDTCSPT857DBVG8 |
| 厂商： | IDT, Integrated Device Technology Inc |
| 文件页数： | 14/15页 |
| 文件大小： | 0K |
| 描述： | IC PLL CLK DVR SDRAM 56-CABGA |
| 标准包装： | 4,500 |
| 类型： | 时钟缓冲器/驱动器，零延迟缓冲器，多路复用器 |
| PLL： | 是 |
| 主要目的： | 存储器，DDR，SDRAM |
| 输入： | 时钟 |
| 输出： | 时钟 |
| 电路数： | 1 |
| 比率 - 输入:输出： | 1:10 |
| 差分 - 输入:输出： | 是/是 |
| 频率 - 最大： | 220MHz |
| 电源电压： | 2.3 V ~ 2.7 V |
| 工作温度： | 0°C ~ 70°C |
| 安装类型： | 表面贴装 |
| 封装/外壳： | 56-VFBGA |
| 供应商设备封装： | 56-CABGA（4.5x7.0） |
| 包装： | 带卷 (TR) |
| 其它名称： | CSPT857DBVG8 |
8
COMMERCIALTEMPERATURERANGE
IDTCSPT857D
2.5V - 2.6V PLL DIFFERENTIAL 1:10 SDRAM CLOCK DRIVER
SWITCHING CHARACTERISTICS FOR PC1600 - PC2700
Symbol
Description
Test Conditions
Min.
Typ.(1)
Max.
Unit
tPLH(1)
LOW to HIGH Level Propagation Delay Time
Test mode, CLK to any output
4.5
ns
tPHL(1)
HIGH to LOW Level Propagation Delay Time
Test mode, CLK to any output
4.5
ns
tJIT(PER)
Jitter (period), see figure 6
66MHz
– 90
90
ps
100/ 133/ 167/ 200 MHz
– 75
75
tJIT(CC)
Jitter (cycle-to-cycle), see figure 3
66MHz
– 180
180
ps
100/ 133/ 167/ 200 MHz
– 75
75
tJIT(HPER)
Half-Period Jitter, see figure 7
66MHz
– 160
160
ps
100/ 133/ 167/ 200 MHz
– 100
100
tSLR(O)
Output Clock Slew Rate (Single-Ended)
100/ 133/ 167/ 200 MHz (20% to 80%)
1
2.5
V/ns
tSLR(I)
Input Clock Slew Rate
1
4
V/ns
t(
)
Static Phase Offset, see figure 4(2,3)
66/ 100/ 133/ 167/ 200 MHz
– 50
50
ps
tSK(O)
Output Skew, see figure 5
75
ps
tR,tF
Output Rise and Fall Times (20% to 80%)
Load: 120
Ω / 14pF
650
900
ps
VOX(5)
OutputDifferentialVoltage
Differentialoutputsareterminated
VDDQ/2
V
with 120
Ω
– 0.15
+ 0.15
The PLL on the CSPT857D will meet all the above test parameters while supporting SSC synthesizers(4) with the following parameters:
SSC
ModulationFrequency
30
50
KHz
SSC
Clock Input Frequency Deviation
0
-0.5
%
f3dB
PLL Loop Bandwidth
5
MHz
NOTES:
1.
Refers to transition of non-inverting output.
2.
Static phase offset does not include jitter.
3.
t(
φ) is measured with input clock slew rate tSLR(I) = 2V/ns and an input differential voltage VID of 1.75V.
4.
The SSC requirements meet the Intel PC100 SDRAM Registered DIMM specification.
5.
VOX is specified at the SDRAM clock input or test load.
相关PDF资料 |
PDF描述 |
|---|---|
| VE-B3J-IV-B1 | CONVERTER MOD DC/DC 36V 150W |
| VI-JT0-MX-F3 | CONVERTER MOD DC/DC 5V 75W |
| VI-JT0-MX-F1 | CONVERTER MOD DC/DC 5V 75W |
| VE-B3H-IV-B1 | CONVERTER MOD DC/DC 52V 150W |
| VE-B3F-IV-B1 | CONVERTER MOD DC/DC 72V 150W |
相关代理商/技术参数 |
参数描述 |
|---|---|
| IDTCSPT857DBVI | 制造商:IDT 制造商全称:Integrated Device Technology 功能描述:2.5V - 2.6V PHASE LOCKED LOOP DIFFERENTIAL 1:10 SDRAM CLOCK DRIVER |
| IDTCSPT857DNL | 制造商:IDT 制造商全称:Integrated Device Technology 功能描述:2.5V - 2.6V PHASE LOCKED LOOP DIFFERENTIAL 1:10 SDRAM CLOCK DRIVER |
| IDTCSPT857DNLG | 功能描述:IC PLL CLK DVR SDRAM 40-VFQFPN RoHS:是 类别:集成电路 (IC) >> 时钟/计时 - 专用 系列:- 标准包装:1,500 系列:- 类型:时钟缓冲器/驱动器 PLL:是 主要目的:- 输入:- 输出:- 电路数:- 比率 - 输入:输出:- 差分 - 输入:输出:- 频率 - 最大:- 电源电压:3.3V 工作温度:0°C ~ 70°C 安装类型:表面贴装 封装/外壳:28-SSOP（0.209"，5.30mm 宽） 供应商设备封装:28-SSOP 包装:带卷 (TR) 其它名称:93786AFT |
| IDTCSPT857DNLG8 | 功能描述:IC PLL CLK DVR SDRAM 40-VFQFPN RoHS:是 类别:集成电路 (IC) >> 时钟/计时 - 专用 系列:- 标准包装:1,500 系列:- 类型:时钟缓冲器/驱动器 PLL:是 主要目的:- 输入:- 输出:- 电路数:- 比率 - 输入:输出:- 差分 - 输入:输出:- 频率 - 最大:- 电源电压:3.3V 工作温度:0°C ~ 70°C 安装类型:表面贴装 封装/外壳:28-SSOP（0.209"，5.30mm 宽） 供应商设备封装:28-SSOP 包装:带卷 (TR) 其它名称:93786AFT |
| IDTCSPT857DNLI | 制造商:IDT 制造商全称:Integrated Device Technology 功能描述:2.5V - 2.6V PHASE LOCKED LOOP DIFFERENTIAL 1:10 SDRAM CLOCK DRIVER |
发布紧急采购，3分钟左右您将得到回复。