参数资料
| 型号： | IP-ED8B10B |
| 厂商： | Altera |
| 文件页数： | 22/32页 |
| 文件大小： | 0K |
| 描述： | IP 8B10B ENCODER/DECODER |
| 标准包装： | 1 |
| 系列： | * |
| 类型： | MegaCore |
| 功能： | 编码器/解码器，8b/10b 用于千兆位以太网和光纤通道 |
| 许可证： | 初始许可证 |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页当前第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页
3–4
Chapter 3: Specifications
Functional Description
The encoder encodes invalid characters in the same way it encodes Idle (K28.5) codes.
The decoder treats invalid characters as Idle codes.
Figure 3–3 shows a block diagram of the encoder.
Figure 3–3. Encoder
clk
kerr
reset_n
kin
ena
idle_ins
datain [7:0]
rdin
datao u t [9:0]
v alid
rdo u t
rdcascade
rdforce
Disparity
The running disparity can be forced to positive or negative, allowing the user to insert
a special resynchronization pattern, or disparity errors.
When the rdforce input is asserted, the value on the rdin port is assumed to be the
current running disparity. Setting rdin to 0 forces the encoder to produce an encoded
word with negative or neutral disparity. Setting rdin to 1 forces the encoder to
produce an encoded word with positive or neutral disparity.
Cascaded Encoding
Two encoders can be cascaded to allow for 16-bit word encoding. The encoders are
cascaded by connecting the rdcascade output of the most significant byte (MSByte)
encoder to the rdin input of the least significant byte (LSByte) encoder, and by
connecting the rdout output of the LSByte encoder to the rdin input of the MSByte
encoder. These connections ensure proper running disparity computation. The
rdforce inputs must be asserted (active high) for the encoders to take into account the
value on the rdin inputs, rather than use their internally generated running disparity.
Both ena inputs must be high or low at the same time. The kin [1] signal relates to
datain[15:8] , and kin[0] relates to datain[7:0] . Figure 3–4 on page 3–5 shows two
encoders connected together to perform cascaded encoding.
8B10B Encoder/Decoder MegaCore Function User Guide
May 2011 Altera Corporation
相关PDF资料 |
PDF描述 |
|---|---|
| IP-FFT | IP FFT/IFFT |
| IP-FIR | IP FIR COMPILER |
| IP-NCO | IP NCO COMPILER |
| IP-NIOS | IP NIOS II MEGACORE |
| IP-PCI/MT64 | IP PCI 64BIT MASTER/TARGET |
相关代理商/技术参数 |
参数描述 |
|---|---|
| IPEH-002021E | 制造商:Phytec 功能描述:PCAN-USB |
| IPF039N03L G | 功能描述:MOSFET N-CH 30V 50A 3.9mOhms RoHS:否 制造商:STMicroelectronics 晶体管极性:N-Channel 汲极/源极击穿电压:650 V 闸/源击穿电压:25 V 漏极连续电流:130 A 电阻汲极/源极 RDS（导通）:0.014 Ohms 配置:Single 最大工作温度: 安装风格:Through Hole 封装 / 箱体:Max247 封装:Tube |
| IPF039N03LG | 制造商:INFINEON 制造商全称:Infineon Technologies AG 功能描述:OptiMOS?3 Power-Transistor Features Fast switching MOSFET for SMPS |
| IPF04N03LA | 功能描述:MOSFET N-CH 25V 50A DPAK RoHS:否 类别:分离式半导体产品 >> FET - 单 系列:OptiMOS™ 标准包装:1,000 系列:MESH OVERLAY™ FET 型:MOSFET N 通道，金属氧化物 FET 特点:逻辑电平门 漏极至源极电压(Vdss):200V 电流 - 连续漏极(Id) @ 25° C:18A 开态Rds（最大）@ Id, Vgs @ 25° C:180 毫欧 @ 9A，10V Id 时的 Vgs(th)（最大）:4V @ 250µA 闸电荷(Qg) @ Vgs:72nC @ 10V 输入电容 (Ciss) @ Vds:1560pF @ 25V 功率 - 最大:40W 安装类型:通孔 封装/外壳:TO-220-3 整包 供应商设备封装:TO-220FP 包装:管件 |
| IPF04N03LA G | 功能描述:MOSFET N-CH 25V 50A DPAK RoHS:是 类别:分离式半导体产品 >> FET - 单 系列:OptiMOS™ 标准包装:1,000 系列:MESH OVERLAY™ FET 型:MOSFET N 通道，金属氧化物 FET 特点:逻辑电平门 漏极至源极电压(Vdss):200V 电流 - 连续漏极(Id) @ 25° C:18A 开态Rds（最大）@ Id, Vgs @ 25° C:180 毫欧 @ 9A，10V Id 时的 Vgs(th)（最大）:4V @ 250µA 闸电荷(Qg) @ Vgs:72nC @ 10V 输入电容 (Ciss) @ Vds:1560pF @ 25V 功率 - 最大:40W 安装类型:通孔 封装/外壳:TO-220-3 整包 供应商设备封装:TO-220FP 包装:管件 |
发布紧急采购，3分钟左右您将得到回复。