参数资料
| 型号： | IP-PCI/MT64 |
| 厂商： | Altera |
| 文件页数： | 201/360页 |
| 文件大小： | 0K |
| 描述： | IP PCI 64BIT MASTER/TARGET |
| 标准包装： | 1 |
| 系列： | * |
| 类型： | MegaCore |
| 功能： | PCI 编译器，主控/目标，64 位 |
| 许可证： | 初始许可证 |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页第144页第145页第146页第147页第148页第149页第150页第151页第152页第153页第154页第155页第156页第157页第158页第159页第160页第161页第162页第163页第164页第165页第166页第167页第168页第169页第170页第171页第172页第173页第174页第175页第176页第177页第178页第179页第180页第181页第182页第183页第184页第185页第186页第187页第188页第189页第190页第191页第192页第193页第194页第195页第196页第197页第198页第199页第200页当前第201页第202页第203页第204页第205页第206页第207页第208页第209页第210页第211页第212页第213页第214页第215页第216页第217页第218页第219页第220页第221页第222页第223页第224页第225页第226页第227页第228页第229页第230页第231页第232页第233页第234页第235页第236页第237页第238页第239页第240页第241页第242页第243页第244页第245页第246页第247页第248页第249页第250页第251页第252页第253页第254页第255页第256页第257页第258页第259页第260页第261页第262页第263页第264页第265页第266页第267页第268页第269页第270页第271页第272页第273页第274页第275页第276页第277页第278页第279页第280页第281页第282页第283页第284页第285页第286页第287页第288页第289页第290页第291页第292页第293页第294页第295页第296页第297页第298页第299页第300页第301页第302页第303页第304页第305页第306页第307页第308页第309页第310页第311页第312页第313页第314页第315页第316页第317页第318页第319页第320页第321页第322页第323页第324页第325页第326页第327页第328页第329页第330页第331页第332页第333页第334页第335页第336页第337页第338页第339页第340页第341页第342页第343页第344页第345页第346页第347页第348页第349页第350页第351页第352页第353页第354页第355页第356页第357页第358页第359页第360页
Functional Description
Host Bridge
Operation
This section describes using the pci_mt64 and pci_mt32 MegaCore
functions as a host bridge application in a PCI system. The pci_mt64
and pci_mt32 functions support the following advanced master
features, which should be enabled when using the functions in a host
bridge application:
■
■
Use in host bridge application
Allow internal arbitration logic
The host bridge features can be enabled through the Advanced PCI
MegaCore Function Features page of the Parameterize - PCI Compiler
wizard.
Using the PCI MegaCore Function as a Host Bridge
Turning on Use in Host Bridge Application hardwires the master enable
bit of the command register ( bit[2] ) to a value of 1 , which permanently
enables the master functionality of the pci_mt64 and pci_mt32
MegaCore functions. Additionally, the Use in Host Bridge Application
option also allows the pci_mt64 or pci_mt32 master device to generate
configuration read and write transactions to the internal configuration
space. With the Use in Host Bridge Application option, the same logic
and software routines used to access the configuration space of other PCI
devices on the bus can also configure the pci_mt64 or pci_mt32
configuration space.
1
To perform configuration transactions to internal configuration
space, the idsel signal must be connected following the PCI
specification requirements.
PCI Configuration Read Transaction from the pci_mt64 Local Master
Device to the Internal Configuration Space
Figure 3–46 shows the behavior of the pci_mt64 master device
performing a configuration read transaction from internal configuration
space. The local master requests a 32-bit transaction by asserting the
lm_req32n signal. When requesting a configuration read transaction,
the pci_mt64 function will automatically perform a single-cycle
transaction. The local master signals are asserted as if the pci_mt64
master is completing a single-cycle, 32-bit memory read transaction,
similar to Figure 3–44 in the Master Mode Operation section. The
pci_mt64 function’s internal configuration space will respond to the
transaction without affecting the local side signals. Figure 3–46 applies to
both the pci_mt64 and pci_mt32 MegaCore functions, excluding the
64-bit extension signals as noted for the pci_mt32 function.
Altera Corporation
October 2011
User Guide Version 11.1
3–127
相关PDF资料 |
PDF描述 |
|---|---|
| IP-PCIE/8 | IP PCI EXPRESS, X8 |
| IP-POSPHY4 | IP POS-PHY L4 |
| IP-RIOPHY | IP RAPID I/O |
| IP-RLDRAMII | IP RLDRAM II CONTROLLER |
| IP-RSDEC | IP REED-SOLOMON DECODER |
相关代理商/技术参数 |
参数描述 |
|---|---|
| IPPOEINJ1295 | 制造商:Speco Technologies 功能描述:PoE Injector - 12.95W |
| IPPOEINJ25 | 制造商:Speco 功能描述:POE INJECTOR - 25W UP TO 325FT |
| IPPOERPT | 制造商:Speco 功能描述:POE-LAN REPEATER POWER AND DATA UP TO 1000FT |
| IPPOESPL1295 | 制造商:Speco 功能描述:POE SPLITTER - 12.95WUP TO 325FT |
| IPPOESPL25 | 制造商:Speco 功能描述:POE SPLITTER - 25W UP TO 325FT |
发布紧急采购，3分钟左右您将得到回复。