- 您现在的位置：买卖IC网 > PDF目录22069 > ISPLSI 1024EA-100LT100 (Lattice Semiconductor Corporation)IC PLD ISP 48I/O 4.5NS 100TQFP PDF资料下载
参数资料
| 型号： | ISPLSI 1024EA-100LT100 |
| 厂商： | Lattice Semiconductor Corporation |
| 文件页数： | 11/13页 |
| 文件大小： | 0K |
| 描述： | IC PLD ISP 48I/O 4.5NS 100TQFP |
| 标准包装： | 90 |
| 系列： | ispLSI® 1000EA |
| 可编程类型： | 系统内可编程 |
| 最大延迟时间 tpd(1)： | 10.0ns |
| 电压电源 - 内部： | 4.75 V ~ 5.25 V |
| 逻辑元件/逻辑块数目： | 24 |
| 门数： | 4000 |
| 输入/输出数： | 48 |
| 工作温度： | 0°C ~ 70°C |
| 安装类型： | 表面贴装 |
| 封装/外壳： | 100-LQFP |
| 供应商设备封装： | 100-TQFP（14x14） |
| 包装： | 托盘 |
| 其它名称： | ISPLSI1024EA-100LT100 |
7
Specifications ispLSI 1024EA
USE
ispMA
CH
4A5
FOR
NEW
5V
DESIGNS
Internal Timing Parameters1
GRP Delay, 24 GLB Loads
tiobp
1. Internal Timing Parameters are not tested and are for reference only.
2. Refer to Timing Model in this data sheet for further details.
3. The XOR adjacent path can only be used by hard macros.
Table 2-0036A/1024EA
v.2.5
Inputs
UNITS
DESCRIPTION
#
2
PARAM.
22 I/O Register Bypass
ns
tiolat
23 I/O Latch Delay
ns
tgrp24
33
ns
GLB
t1ptxor
36 1 ProductTerm/XOR Path Delay
ns
t20ptxor 37 20 Product Term/XOR Path Delay
ns
txoradj
38 XOR Adjacent Path Delay
ns
tgbp
39 GLB Register Bypass Delay
ns
tgsu
40 GLB Register Setup Time before Clock
ns
tgh
41 GLB Register Hold Time after Clock
ns
tgco
42 GLB Register Clock to Output Delay
ns
3
tgro
43 GLB Register Reset to Output Delay
ns
tptre
44 GLB Product Term Reset to Register Delay
ns
tptoe
45 GLB Product Term Output Enable to I/O Cell Delay
ns
tptck
46 GLB Product Term Clock Delay
ns
ORP
GRP
t4ptbpc 34 4 ProductTerm Bypass Path Delay (Combinatorial)
ns
t4ptbpr
35 4 Product Term Bypass Path Delay (Registered)
ns
torp
48 ORP Delay
ns
torpbp
49 ORP Bypass Delay
ns
tiosu
24 I/O Register Setup Time before Clock
ns
tioh
25 I/O Register Hold Time after Clock
ns
tioco
26 I/O Register Clock to Out Delay
ns
tior
27 I/O Register Reset to Out Delay
ns
tdin
28 Dedicated Input Delay
ns
tgrp16
32 GRP Delay, 16 GLB Loads
ns
tgrp8
31 GRP Delay, 8 GLB Loads
ns
tgrp4
30 GRP Delay, 4 GLB Loads
ns
tgrp1
29 GRP Delay, 1 GLB Load
ns
tgfb
47 GLB Feedback Delay
ns
MIN. MAX.
-200
—
0.2
1.0
1.5
—
3.0
0.0
—
0.3
4.0
2.5
1.9
0.6
1.4
3.8
2.5
2.1
1.7
1.8
—
2.5
0.8
0.1
—
4.0
1.1
2.1
1.7
1.5
1.3
—
0.0
-100
MIN.
MAX.
-125
—
1.4
4.0
3.5
—
3.4
0.0
—
0.3
4.0
2.9
3.6
1.2
1.4
4.9
3.8
5.7
3.4
3.1
—
3.9
1.3
0.2
—
4.6
1.9
2.5
2.1
1.9
1.7
—
0.3
3.5
2.8
—
3.0
0.0
—
0.4
4.0
3.3
4.3
2.1
1.7
5.0
4.5
7.2
4.9
3.8
—
4.7
—
0.3
—
0.3
1.4
0.4
—
5.0
2.2
2.9
2.5
2.3
2.1
相关PDF资料 |
PDF描述 |
|---|---|
| VI-25K-CY-F2 | CONVERTER MOD DC/DC 40V 50W |
| THJB106K016RJN | CAP TANT 10UF 16V 10% 1210 |
| VI-25K-CY-F1 | CONVERTER MOD DC/DC 40V 50W |
| ISL61853PCRZ | IC USB PWR CTRLR DUAL 10DFN |
| VI-25J-CY-F4 | CONVERTER MOD DC/DC 36V 50W |
相关代理商/技术参数 |
参数描述 |
|---|---|
| ISPLSI1024EA-100LT100 | 功能描述:CPLD - 复杂可编程逻辑器件 RoHS:否 制造商:Lattice 系列: 存储类型:EEPROM 大电池数量:128 最大工作频率:333 MHz 延迟时间:2.7 ns 可编程输入/输出端数量:64 工作电源电压:3.3 V 最大工作温度:+ 90 C 最小工作温度:0 C 封装 / 箱体:TQFP-100 |
| ISPLSI1024EA-125LT100 | 功能描述:CPLD - 复杂可编程逻辑器件 RoHS:否 制造商:Lattice 系列: 存储类型:EEPROM 大电池数量:128 最大工作频率:333 MHz 延迟时间:2.7 ns 可编程输入/输出端数量:64 工作电源电压:3.3 V 最大工作温度:+ 90 C 最小工作温度:0 C 封装 / 箱体:TQFP-100 |
| ISPLSI1024EA-200LT100 | 功能描述:CPLD - 复杂可编程逻辑器件 RoHS:否 制造商:Lattice 系列: 存储类型:EEPROM 大电池数量:128 最大工作频率:333 MHz 延迟时间:2.7 ns 可编程输入/输出端数量:64 工作电源电压:3.3 V 最大工作温度:+ 90 C 最小工作温度:0 C 封装 / 箱体:TQFP-100 |
| ISPLSI1032 | 制造商:LATTICE 制造商全称:Lattice Semiconductor 功能描述:In-System Programmable High Density PLD |
| ISPLSI1032-50LJ | 制造商:未知厂家 制造商全称:未知厂家 功能描述:Electrically-Erasable Complex PLD |
发布紧急采购，3分钟左右您将得到回复。