- 您现在的位置：买卖IC网 > PDF目录19699 > ISPLSI 1048E-100LQN (Lattice Semiconductor Corporation)IC PLD ISP 96I/O 10NS 128PQFP PDF资料下载
参数资料
| 型号： | ISPLSI 1048E-100LQN |
| 厂商： | Lattice Semiconductor Corporation |
| 文件页数： | 16/17页 |
| 文件大小： | 0K |
| 描述： | IC PLD ISP 96I/O 10NS 128PQFP |
| 标准包装： | 24 |
| 系列： | ispLSI® 1000E |
| 可编程类型： | 系统内可编程 |
| 最大延迟时间 tpd(1)： | 10.0ns |
| 电压电源 - 内部： | 4.75 V ~ 5.25 V |
| 逻辑元件/逻辑块数目： | 48 |
| 门数： | 8000 |
| 输入/输出数： | 96 |
| 工作温度： | 0°C ~ 70°C |
| 安装类型： | 表面贴装 |
| 封装/外壳： | 128-BQFP |
| 供应商设备封装： | 128-PQFP（28x28） |
| 包装： | 托盘 |
| 其它名称： | 220-1597 ISPLSI 1048E-100LQN-ND ISPLSI1048E-100LQN |
Specifications ispLSI 1048E
8
USE
ispLSI
1048EA
FOR
NEW
DESIGNS
Internal Timing Parameters1
tiobp
1. Internal Timing Parameters are not tested and are for reference only.
2. Refer to Timing Model in this data sheet for further details.
3. The XOR adjacent path can only be used by hard macros.
Table 2-0036B/1048E
Inputs
UNITS
-70
MIN.
-50
MIN.
MAX.
DESCRIPTION
#
2
PARAMETER
22 I/O Register Bypass
–
0.7
ns
tiolat
23 I/O Latch Delay
–
4.7
ns
tgrp1
29 GRP Delay, 1 GLB Load
–
5.1
ns
GLB
t1ptxor
36 1 Product Term/XOR Path Delay
–
10.5
ns
t20ptxor
37 20 Product Term/XOR Path Delay
–
10.5
ns
txoradj
38 XOR Adjacent Path Delay
–
11.7
ns
tgbp
39 GLB Register Bypass Delay
–
2.2
ns
tgsu
40 GLB Register Setup Time before Clock
–
0.0
–
ns
tgh
41 GLB Register Hold Time after Clock
–
11.5
–
ns
tgco
42 GLB Register Clock to Output Delay
–
3.0
ns
3
tgro
43 GLB Register Reset to Output Delay
–
7.3
ns
tptre
44 GLB Product Term Reset to Register Delay
–
7.9
ns
tptoe
45 GLB Product Term Output Enable to I/O Cell Delay
–
10.0
ns
tptck
46 GLB Product Term Clock Delay
6.9
8.3
ns
ORP
0.6
3.6
GRP
3.5
t4ptbpc
34 4 Product Term Bypass Path Delay (Combinatorial)
–
10.7
ns
8.4
9.4
1.6
8.5
t4ptbpr
35 4 Product Term Bypass Path Delay (Registered)
–
9.2
ns
7.4
0.1
8.5
2.0
6.3
6.1
6.8
5.1
6.4
torp
47 ORP Delay
–
2.5
ns
torpbp
48 ORP Bypass Delay
–
0.0
ns
2.0
0.0
tiosu
24 I/O Register Setup Time before Clock
4.1
6.5
–
ns
–
tioh
25 I/O Register Hold Time after Clock
-0.6
-0.7
–
ns
–
tioco
26 I/O Register Clock to Out Delay
–
7.0
ns
6.0
tior
27 I/O Register Reset to Out Delay
–
7.0
ns
6.0
tdin
28 Dedicated Input Delay
–
6.1
ns
4.3
tgrp4
30 GRP Delay, 4 GLB Loads
–
5.4
ns
tgrp8
31 GRP Delay, 8 GLB Loads
–
5.8
ns
tgrp16
32 GRP Delay, 16 GLB Loads
–
6.6
ns
tgrp48
33 GRP Delay, 48 GLB Loads
–
9.8
ns
3.7
4.1
4.8
7.5
相关PDF资料 |
PDF描述 |
|---|---|
| JMK316BJ685KF-T | CAP CER 6.8UF 6.3V 10% X5R 1206 |
| EMK325F106ZH-T | CAP CER 10UF 16V Y5V 1210 |
| AMC20DRES-S734 | CONN EDGECARD 40POS .100 EYELET |
| GSM06DRTI | CONN EDGECARD 12POS DIP .156 SLD |
| HMC35DRTS-S13 | CONN EDGECARD 70POS .100 EXTEND |
相关代理商/技术参数 |
参数描述 |
|---|---|
| ISPLSI1048E100LQNI | 制造商:LATTICE 制造商全称:Lattice Semiconductor 功能描述:In-System Programmable High Density PLD |
| ISPLSI1048E100LT | 制造商:LATTICE 制造商全称:Lattice Semiconductor 功能描述:In-System Programmable High Density PLD |
| ispLSI1048E-100LT | 功能描述:CPLD - 复杂可编程逻辑器件 USE ispMACH 4000V RoHS:否 制造商:Lattice 系列: 存储类型:EEPROM 大电池数量:128 最大工作频率:333 MHz 延迟时间:2.7 ns 可编程输入/输出端数量:64 工作电源电压:3.3 V 最大工作温度:+ 90 C 最小工作温度:0 C 封装 / 箱体:TQFP-100 |
| ISPLSI1048E100LTI | 制造商:LATTICE 制造商全称:Lattice Semiconductor 功能描述:In-System Programmable High Density PLD |
| ISPLSI1048E100LTN | 制造商:LATTICE 制造商全称:Lattice Semiconductor 功能描述:In-System Programmable High Density PLD |
发布紧急采购，3分钟左右您将得到回复。