- 您现在的位置：买卖IC网 > PDF目录362819 > IXF6048 Telecommunication IC PDF资料下载
参数资料
| 型号： | IXF6048 |
| 英文描述： | Telecommunication IC |
| 中文描述： | 通信集成电路 |
| 文件页数： | 7/352页 |
| 文件大小： | 4545K |
| 代理商： | IXF6048 |
第1页第2页第3页第4页第5页第6页当前第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页第144页第145页第146页第147页第148页第149页第150页第151页第152页第153页第154页第155页第156页第157页第158页第159页第160页第161页第162页第163页第164页第165页第166页第167页第168页第169页第170页第171页第172页第173页第174页第175页第176页第177页第178页第179页第180页第181页第182页第183页第184页第185页第186页第187页第188页第189页第190页第191页第192页第193页第194页第195页第196页第197页第198页第199页第200页第201页第202页第203页第204页第205页第206页第207页第208页第209页第210页第211页第212页第213页第214页第215页第216页第217页第218页第219页第220页第221页第222页第223页第224页第225页第226页第227页第228页第229页第230页第231页第232页第233页第234页第235页第236页第237页第238页第239页第240页第241页第242页第243页第244页第245页第246页第247页第248页第249页第250页第251页第252页第253页第254页第255页第256页第257页第258页第259页第260页第261页第262页第263页第264页第265页第266页第267页第268页第269页第270页第271页第272页第273页第274页第275页第276页第277页第278页第279页第280页第281页第282页第283页第284页第285页第286页第287页第288页第289页第290页第291页第292页第293页第294页第295页第296页第297页第298页第299页第300页第301页第302页第303页第304页第305页第306页第307页第308页第309页第310页第311页第312页第313页第314页第315页第316页第317页第318页第319页第320页第321页第322页第323页第324页第325页第326页第327页第328页第329页第330页第331页第332页第333页第334页第335页第336页第337页第338页第339页第340页第341页第342页第343页第344页第345页第346页第347页第348页第349页第350页第351页第352页
Datasheet
7
Contents
33
34
35
36
37
38
39
40
41
42
43
44
Cell Rate Decoupling FIFOs in ATM-UTOPIA Multi-Channel Configuration ............................161
Cell Rate Decoupling FIFO in ATM-UTOPIA Single-Channel Configuration............................162
Four Independent ATM-UTOPIA Interfaces .............................................................................163
ATM-UTOPIA Multiple Physical Device Mode..........................................................................164
7-Word ATM Cell Structure (64-Bit UTOPIA Interface) ............................................................167
13-Word ATM Cell Structure (32-Bit UTOPIA Interface) ..........................................................168
14-Word ATM Cell Structure (32-Bit UTOPIA Interface) ..........................................................168
26-Word ATM Cell Structure (16-Bit UTOPIA Interface) ..........................................................168
27-Word ATM Cell Structure (16-Bit UTOPIA Interface) ..........................................................169
52-Word ATM Cell Structure (8-Bit UTOPIA Interface) ............................................................169
53-Word ATM Cell Structure (8-Bit UTOPIA Interface) ............................................................169
Receive ATM-UTOPIA Interface as a Single PHY Device, 64-Bit Data Bus, and 56-
Byte Cell Data Structure (ATM-UTOPIA Level 3).....................................................................175
Transmit ATM-UTOPIA Interface as a Single PHY Device, 64-Bit Data Bus, and 56-
Byte Cell Data Structure (ATM-UTOPIA Level 3).....................................................................175
Receive ATM-UTOPIA Interface as a Single PHY Device, 32-Bit Data Bus, and 56-
Byte Cell Data Structure (ATM-UTOPIA Level 3 Mode)...........................................................176
Transmit ATM-UTOPIA Interface as a Single PHY Device, 32-Bit Data Bus, and 56-
Byte Cell Data Structure (ATM-UTOPIA Level 3 Mode)...........................................................176
Receive ATM-UTOPIA Interface as a Multiple PHY Device, 32-Bit Data Bus, and 56-
Byte Cell Data Structure...........................................................................................................177
Transmit ATM-UTOPIA Interface as a Multiple PHY Device, 32-Bit Data Bus, and 56-
Byte Cell Data Structure...........................................................................................................177
Receive ATM-UTOPIA Interface as a Single PHY Device, 16-Bit Data Bus, and 54-
Byte Cell Data Structure...........................................................................................................178
Transmit ATM-UTOPIA Interface as a Single PHY Device, 16-Bit Data Bus, and 54-
Byte Cell Data Structure...........................................................................................................178
Receive ATM-UTOPIA Interface as a Multiple PHY Device, 16-Bit Data Bus, and 54-
Byte Cell Data Structure (ATM-UTOPIA Level 2 Mode)...........................................................179
Transmit ATM-UTOPIA Interface as a Multiple PHY Device, 16-Bit Data Bus, and 54-
Byte Cell Data Structure (ATM-UTOPIA Level 2 Mode)...........................................................179
HDLC Frame Mapping..............................................................................................................181
HDLC Frame Format................................................................................................................182
POS-UTOPIA Physical Layer/Link Layer Rate Decoupling FIFOs in Multi-Channel
Configuration ............................................................................................................................189
POS-UTOPIA Physical Layer/Link Layer Rate Decoupling FIFO in Single-Channel
Configuration ............................................................................................................................189
Four Independent POS-UTOPIA Interfaces .............................................................................190
POS-Packet Format..................................................................................................................193
POS-Packet Data Structure Using the 64-Bit UTOPIA Interface..............................................193
POS-Packet Data Structure Using the 32-Bit UTOPIA Interface..............................................194
POS-Packet Data Structure Using the 16-Bit UTOPIA Interface..............................................194
POS-Packet Data Structure Using the 8-Bit UTOPIA Interface................................................194
Receive POS-UTOPIA Interface as a Single PHY Device with 32-Bit Data Bus Using
Port Selection (POS-UTOPIA Level 3 Mode and Only Channel 0 Is Used).............................200
Transmit POS-UTOPIA Interface as a Single PHY Device with 32-Bit Data Bus Using
Port Selection (POS-UTOPIA Level 3 Mode and Only Channel 0 Is Used).............................201
Receive POS-UTOPIA Interface as a Single PHY Device with 64-Bit Data Bus Using
Port Selection (POS-UTOPIA Level 3 Mode)...........................................................................201
Transmit POS-UTOPIA Interface as a Single PHY Device with 64-Bit Data Bus Using
Port Selection (POS-UTOPIA Level 3 Mode)...........................................................................202
45
46
47
48
49
50
51
52
53
54
55
56
57
58
59
60
61
62
63
64
65
66
67
相关PDF资料 |
PDF描述 |
|---|---|
| IXFH42N20S | TRANSISTOR | MOSFET | N-CHANNEL | 200V V(BR)DSS | 42A I(D) | TO-247VAR |
| IXFH4N100Q | TRANSISTOR | MOSFET | N-CHANNEL | 1KV V(BR)DSS | 4A I(D) | TO-247AD |
| IXFH50N20S | TRANSISTOR | MOSFET | N-CHANNEL | 200V V(BR)DSS | 50A I(D) | TO-264AA |
| IXFH58N20S | TRANSISTOR | MOSFET | N-CHANNEL | 200V V(BR)DSS | 58A I(D) | TO-247VAR |
| IXFH76N06 | TRANSISTOR | MOSFET | N-CHANNEL | 60V V(BR)DSS | 76A I(D) | TO-247AD |
相关代理商/技术参数 |
参数描述 |
|---|---|
| IXF611P1 | 功能描述:IC DRIVER MOSF/IGBT HALF 8-PDIP RoHS:是 类别:集成电路 (IC) >> PMIC - MOSFET，电桥驱动器 - 外部开关 系列:- 标准包装:50 系列:- 配置:高端 输入类型:非反相 延迟时间:200ns 电流 - 峰:250mA 配置数:1 输出数:1 高端电压 - 最大（自引导启动）:600V 电源电压:12 V ~ 20 V 工作温度:-40°C ~ 125°C 安装类型:通孔 封装/外壳:8-DIP（0.300"，7.62mm） 供应商设备封装:8-DIP 包装:管件 其它名称:*IR2127 |
| IXF611S1 | 功能描述:IC DRIVER MOSF/IGBT HALF 8-SOIC RoHS:是 类别:集成电路 (IC) >> PMIC - MOSFET，电桥驱动器 - 外部开关 系列:- 标准包装:50 系列:- 配置:高端 输入类型:非反相 延迟时间:200ns 电流 - 峰:250mA 配置数:1 输出数:1 高端电压 - 最大（自引导启动）:600V 电源电压:12 V ~ 20 V 工作温度:-40°C ~ 125°C 安装类型:通孔 封装/外壳:8-DIP（0.300"，7.62mm） 供应商设备封装:8-DIP 包装:管件 其它名称:*IR2127 |
| IXF611S1T/R | 功能描述:功率驱动器IC 0.6 Amps 35V 25 Rds RoHS:否 制造商:Micrel 产品:MOSFET Gate Drivers 类型:Low Cost High or Low Side MOSFET Driver 上升时间: 下降时间: 电源电压-最大:30 V 电源电压-最小:2.75 V 电源电流: 最大功率耗散: 最大工作温度:+ 85 C 安装风格:SMD/SMT 封装 / 箱体:SOIC-8 封装:Tube |
| IXF6401BEC-7 | 制造商:LEVEL_ONE 功能描述: |
| IXF6401BEC7A1835148 | 功能描述:IC PROCESSOR BROADBAND 352BGA RoHS:否 类别:集成电路 (IC) >> 接口 - 电信 系列:- 产品培训模块:Lead (SnPb) Finish for COTS 产品变化通告:Product Discontinuation 06/Feb/2012 标准包装:750 系列:* |
发布紧急采购，3分钟左右您将得到回复。