- 您现在的位置：买卖IC网 > PDF目录22121 > LA4032V-75TN48E (Lattice Semiconductor Corporation)IC CPLD 32MACROCELLS 48TQFP PDF资料下载
参数资料
| 型号： | LA4032V-75TN48E |
| 厂商： | Lattice Semiconductor Corporation |
| 文件页数： | 14/42页 |
| 文件大小： | 0K |
| 描述： | IC CPLD 32MACROCELLS 48TQFP |
| 标准包装： | 250 |
| 系列： | LA-ispMACH |
| 可编程类型： | 系统内可编程 |
| 最大延迟时间 tpd(1)： | 7.5ns |
| 电压电源 - 内部： | 3 V ~ 3.6 V |
| 宏单元数： | 32 |
| 输入/输出数： | 32 |
| 工作温度： | -40°C ~ 125°C |
| 安装类型： | 表面贴装 |
| 封装/外壳： | 48-TQFP |
| 供应商设备封装： | 48-TQFP（7x7） |
| 包装： | 托盘 |
| 其它名称： | 220-1633 LA4032V-75TN48E-ND |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页当前第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页
Lattice Semiconductor
LA-ispMACH 4000V/Z Automotive Family Data Sheet
21
LA-ispMACH 4000V/Z Internal Timing Parameters
Over Recommended Operating Conditions
Parameter
Description
LA-ispMACH 4000V
-75
LA-ispMACH 4000Z
-75
Units
Min.
Max.
Min.
Max.
In/Out Delays
tIN
Input Buffer Delay
—
1.50
—
1.80
ns
tGOE
Global OE Pin Delay
—
6.04
—
4.30
ns
tGCLK_IN
Global Clock Input Buffer Delay
—
2.28
—
2.15
ns
tBUF
Delay through Output Buffer
—
1.50
—
1.30
ns
tEN
Output Enable Time
—
0.96
—
2.70
ns
tDIS
Output Disable Time
—
0.96
—
2.70
ns
Routing/GLB Delays
tROUTE
Delay through GRP
—
2.26
—
2.50
ns
tMCELL
Macrocell Delay
—
1.45
—
1.00
ns
tINREG
Input Buffer to Macrocell Register Delay
—
0.96
—
1.00
ns
tFBK
Internal Feedback Delay
—
0.00
—
0.05
ns
tPDb
5-PT Bypass Propagation Delay
—
2.24
—
1.90
ns
tPDi
Macrocell Propagation Delay
—
1.24
—
1.00
ns
Register/Latch Delays
tS
D-Register Setup Time (Global Clock)
1.57
—
1.35
—
ns
tS_PT
D-Register Setup Time (Product Term Clock)
1.32
—
2.45
—
ns
tST
T-Register Setup Time (Global Clock)
1.77
—
1.55
—
ns
tST_PT
T-Register Setup Time (Product Term Clock)
1.32
—
2.75
—
ns
tH
D-Register Hold Time
2.93
—
3.15
—
ns
tHT
T-Register Hold Time
2.93
—
3.15
—
ns
tSIR
D-Input Register Setup Time (Global Clock)
1.57
—
0.75
—
ns
tSIR_PT
D-Input Register Setup Time (Product Term
Clock)
1.45
—
1.45
—
ns
tHIR
D-Input Register Hold Time (Global Clock)
1.18
—
1.95
—
ns
tHIR_PT
D-Input Register Hold Time (Product Term
Clock)
1.18
—
1.18
—
ns
tCOi
Register Clock to Output/Feedback MUX Time
—
0.67
—
1.05
ns
tCES
Clock Enable Setup Time
2.25
—
2.00
—
ns
tCEH
Clock Enable Hold Time
1.88
—
0.00
—
ns
tSL
Latch Setup Time (Global Clock)
1.57
—
1.65
—
ns
tSL_PT
Latch Setup Time (Product Term Clock)
1.32
—
2.15
—
ns
tHL
Latch Hold Time
1.17
—
1.17
—
ns
tGOi
Latch Gate to Output/Feedback MUX Time
—
0.33
—
0.33
ns
tPDLi
Propagation Delay through Transparent Latch to
Output/Feedback MUX
—
0.25
—
0.25
ns
tSRi
Asynchronous Reset or Set to Output/Feedback
MUX Delay
0.28
—
0.28
ns
tSRR
Asynchronous Reset or Set Recovery Time
1.67
—
1.67
ns
Control Delays
tBCLK
GLB PT Clock Delay
—
1.12
—
1.25
ns
tPTCLK
Macrocell PT Clock Delay
—
0.87
—
1.25
ns
相关PDF资料 |
PDF描述 |
|---|---|
| LTC1421ISW-2.5#TR | IC CONTROLLER HOTSWP 2.5V 24SOIC |
| GRM188R71C105KA12D | CAP CER 1UF 16V 10% X7R 0603 |
| ISPLSI 2032VE-180LJ44 | IC PLD ISP 32I/O 5NS 44PLCC |
| ACM02DRUN | CONN EDGECARD 4POS .156 DIP SLD |
| LTC1421ISW-2.5 | IC CONTROLLER HOT SWAP 24-SOIC |
相关代理商/技术参数 |
参数描述 |
|---|---|
| LA4032ZC-75TN100E | 制造商:LATTICE 制造商全称:Lattice Semiconductor 功能描述:3.3V/1.8V In-System Programmable SuperFAST High Density PLDs |
| LA4032ZC-75TN128E | 制造商:LATTICE 制造商全称:Lattice Semiconductor 功能描述:3.3V/1.8V In-System Programmable SuperFAST High Density PLDs |
| LA4032ZC-75TN144E | 制造商:LATTICE 制造商全称:Lattice Semiconductor 功能描述:3.3V/1.8V In-System Programmable SuperFAST High Density PLDs |
| LA4032ZC-75TN44E | 制造商:LATTICE 制造商全称:Lattice Semiconductor 功能描述:3.3V/1.8V In-System Programmable SuperFAST High Density PLDs |
| LA4032ZC-75TN48E | 功能描述:CPLD - 复杂可编程逻辑器件 Auto Grade (AEC-Q100 ) ispMACH4032Z RoHS:否 制造商:Lattice 系列: 存储类型:EEPROM 大电池数量:128 最大工作频率:333 MHz 延迟时间:2.7 ns 可编程输入/输出端数量:64 工作电源电压:3.3 V 最大工作温度:+ 90 C 最小工作温度:0 C 封装 / 箱体:TQFP-100 |
发布紧急采购，3分钟左右您将得到回复。