参数资料
型号: LC4064ZC-75MN56C
厂商: Lattice Semiconductor Corporation
文件页数: 24/99页
文件大小: 0K
描述: IC CPLD 64MACROCELLS 56CSBGA
标准包装: 1,800
系列: ispMACH® 4000Z
可编程类型: 系统内可编程
最大延迟时间 tpd(1): 7.5ns
电压电源 - 内部: 1.7 V ~ 1.9 V
逻辑元件/逻辑块数目: 4
宏单元数: 64
输入/输出数: 32
工作温度: 0°C ~ 90°C
安装类型: 表面贴装
封装/外壳: 56-TFBGA
供应商设备封装: 56-CSBGA(6x6)
包装: 托盘
其它名称: 220-1673
LC4064ZC-75MN56C-ND
Lattice Semiconductor
ispMACH 4000V/B/C/Z Family Data Sheet
ispMACH 4000Z External Switching Characteristics
Over Recommended Operating Conditions
-35
-37
-42
f MAX
Parameter
t PD
t PD_MC
t S
t ST
t SIR
t SIRZ
t H
t HT
t HIR
t HIRZ
t CO
t R
t RW
t PTOE/DIS
t GPTOE/DIS
t GOE/DIS
t CW
t GW
t WIR
4
f MAX (Ext.)
Description 1, 2, 3
5-PT bypass combinatorial propagation delay
20-PT combinatorial propagation delay
through macrocell
GLB register setup time before clock
GLB register setup time before clock with
T-type register
GLB register setup time before clock, input
register path
GLB register setup time before clock with zero
hold
GLB register hold time after clock
GLB register hold time after clock with T-type
register
GLB register hold time after clock, input
register path
GLB register hold time after clock, input
register path with zero hold
GLB register clock-to-output delay
External reset pin to output delay
External reset pulse duration
Input to output local product term output
enable/disable
Input to output global product term output
enable/disable
Global OE input to output enable/disable
Global clock width, high or low
Global gate width low (for low transparent) or
high (for high transparent)
Input register clock width, high or low
Clock frequency with internal feedback
clock frequency with external feedback,
[1 / (t S + t CO )]
Min.
2.2
2.4
1.0
2.0
0.0
0.0
1.0
0.0
1.5
1.0
1.0
1.0
Max.
3.5
4.4
3.0
5.0
7.0
6.5
4.5
267
192
Min.
2.5
2.7
1.1
2.1
0.0
0.0
1.0
0.0
1.7
1.5
1.5
1.5
Max.
3.7
4.7
3.2
6.0
8.0
7.0
4.5
250
175
Min.
2.7
2.9
1.3
2.6
0.0
0.0
1.3
0.0
2.0
1.8
1.8
1.8
Max.
4.2
5.7
3.5
7.3
8.0
8.0
4.8
220
161
Units
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
MHz
MHz
1. Timing numbers are based on default LVCMOS 1.8 I/O buffers. Use timing adjusters provided to calculate other standards.
2. Measured using standard switching GRP loading of 1 and 1 output switching.
3. Pulse widths and clock widths less than minimum will cause unknown behavior.
4. Standard 16-bit counter using GRP feedback.
24
Timing v.2.2
相关PDF资料
PDF描述
TAP104M035DTS CAP TANT 0.1UF 35V 20% RADIAL
LNK586DG IC OFFLINE SW SO-8C
GRM31CR71A475MA01L CAP CER 4.7UF 10V 20% X7R 1206
HSM36DRKH-S13 CONN EDGECARD 72POS .156 EXTEND
S5AC-13-F DIODE GPP 5A 50V SMD
相关代理商/技术参数
参数描述
LC4064ZC-75MN56I 功能描述:CPLD - 复杂可编程逻辑器件 PROGRAMMABLE SUPER FAST HI DENSITY PLD RoHS:否 制造商:Lattice 系列: 存储类型:EEPROM 大电池数量:128 最大工作频率:333 MHz 延迟时间:2.7 ns 可编程输入/输出端数量:64 工作电源电压:3.3 V 最大工作温度:+ 90 C 最小工作温度:0 C 封装 / 箱体:TQFP-100
LC4064ZC-75T100C 功能描述:CPLD - 复杂可编程逻辑器件 1.8V 64 I/O RoHS:否 制造商:Lattice 系列: 存储类型:EEPROM 大电池数量:128 最大工作频率:333 MHz 延迟时间:2.7 ns 可编程输入/输出端数量:64 工作电源电压:3.3 V 最大工作温度:+ 90 C 最小工作温度:0 C 封装 / 箱体:TQFP-100
LC4064ZC-75T100E 功能描述:CPLD - 复杂可编程逻辑器件 PROGRAMMABLE SUPER FAST HI DENSITY PLD RoHS:否 制造商:Lattice 系列: 存储类型:EEPROM 大电池数量:128 最大工作频率:333 MHz 延迟时间:2.7 ns 可编程输入/输出端数量:64 工作电源电压:3.3 V 最大工作温度:+ 90 C 最小工作温度:0 C 封装 / 箱体:TQFP-100
LC4064ZC-75T100I 功能描述:CPLD - 复杂可编程逻辑器件 PROGRAMMABLE SUPER FAST HI DENSITY PLD RoHS:否 制造商:Lattice 系列: 存储类型:EEPROM 大电池数量:128 最大工作频率:333 MHz 延迟时间:2.7 ns 可编程输入/输出端数量:64 工作电源电压:3.3 V 最大工作温度:+ 90 C 最小工作温度:0 C 封装 / 箱体:TQFP-100
LC4064ZC-75T48C 功能描述:CPLD - 复杂可编程逻辑器件 1.8V 32 I/O RoHS:否 制造商:Lattice 系列: 存储类型:EEPROM 大电池数量:128 最大工作频率:333 MHz 延迟时间:2.7 ns 可编程输入/输出端数量:64 工作电源电压:3.3 V 最大工作温度:+ 90 C 最小工作温度:0 C 封装 / 箱体:TQFP-100