收藏本站
参数资料
型号： LC4384C-75F256I
厂商： LATTICE SEMICONDUCTOR CORP
元件分类： PLD
中文描述： EE PLD, 7.5 ns, PBGA256
封装： FPBGA-256
文件页数： 27/99页
文件大小： 760K
代理商： LC4384C-75F256I
Lattice Semiconductor
ispMACH 4000V/B/C/Z Family Data Sheet
33
ispMACH 4000Z Internal Timing Parameters (Cont.)
Over Recommended Operating Conditions
Parameter
Description
-45-5-75
Units
Min.
Max.
Min.
Max.
Min.
Max.
In/Out Delays
tIN
Input Buffer Delay
—
0.95
—
1.25
—
1.80
ns
tGOE
Global OE Pin Delay
—
3.00
—
3.50
—
4.30
ns
tGCLK_IN
Global Clock Input Buffer Delay
—
1.95
—
2.05
—
2.15
ns
tBUF
Delay through Output Buffer
—
1.10
—
1.00
—
1.30
ns
tEN
Output Enable Time
—
2.50
—
2.50
—
2.70
ns
tDIS
Output Disable Time
—
2.50
—
2.50
—
2.70
ns
Routing/GLB Delays
tROUTE
Delay through GRP
—
2.25
—
2.05
—
2.50
ns
tMCELL
Macrocell Delay
—
0.65
—
0.65
—
1.00
ns
tINREG
Input Buffer to Macrocell Register Delay
—
1.00
—
1.00
—
1.00
ns
tFBK
Internal Feedback Delay
—
0.35
—
0.05
—
0.05
ns
tPDb
5-PT Bypass Propagation Delay
—
0.20
—
0.70
—
1.90
ns
tPDi
Macrocell Propagation Delay
—
0.45
—
0.65
—
1.00
ns
Register/Latch Delays
tS
D-Register Setup Time (Global Clock)
1.00
—
1.10
—
1.35
—
ns
tS_PT
D-Register Setup Time (Product Term Clock)
2.10
—
1.90
—
2.45
—
ns
tST
T-Register Setup Time (Global Clock)
1.20
—
1.30
—
1.55
—
ns
tST_PT
T-register Setup Time (Product Term Clock)
2.30
—
2.10
—
2.75
—
ns
tH
D-Register Hold Time
1.90
—
1.90
—
3.15
—
ns
tHT
T-Resister Hold Time
1.90
—
1.90
—
3.15
—
ns
tSIR
D-Input Register Setup Time (Global Clock)
1.30
—
1.10
—
0.75
—
ns
tSIR_PT
D-Input Register Setup Time (Product Term Clock)
1.45
—
1.45
—
1.45
—
ns
tHIR
D-Input Register Hold Time (Global Clock)
1.30
—
1.50
—
1.95
—
ns
tHIR_PT
D-Input Register Hold Time (Product Term Clock)
1.00
—
1.00
—
1.18
—
ns
tCOi
Register Clock to Output/Feedback MUX Time
—
0.75
—
1.15
—
1.05
ns
tCES
Clock Enable Setup Time
2.00
—
2.00
—
2.00
—
ns
tCEH
Clock Enable Hold Time
0.00
—
0.00
—
0.00
—
ns
tSL
Latch Setup Time (Global Clock)
1.00
—
1.00
—
1.65
—
ns
tSL_PT
Latch Setup Time (Product Term Clock)
2.10
—
1.90
—
2.15
—
ns
tHL
Latch Hold Time
2.00
—
2.00
—
1.17
—
ns
tGOi
Latch Gate to Output/Feedback MUX Time
—
0.33
—
0.33
—
0.33
ns
tPDLi
Propagation Delay through Transparent Latch to Output/
Feedback MUX
—
0.25
—
0.25
—
0.25
ns
tSRi
Asynchronous Reset or Set to Output/Feedback MUX Delay
—
0.97
—
0.97
—
0.28
ns
tSRR
Asynchronous Reset or Set Recovery Delay
—
1.80
—
1.80
—
1.67
ns
Control Delays
tBCLK
GLB PT Clock Delay
—
1.55
—
1.55
—
1.25
ns
tPTCLK
Macrocell PT Clock Delay
—
1.55
—
1.55
—
1.25
ns
tBSR
GLB PT Set/Reset Delay
—
1.83
—
1.83
—
1.83
ns
tPTSR
Macrocell PT Set/Reset Delay
—
1.83
—
1.83
—
2.72
ns
tGPTOE
Global PT OE Delay
—
4.30
—
4.20
—
3.50
ns
相关PDF资料
PDF描述
LC4512B-10T176I
LC4256B-75FT256BI
LC4032V-75T44C
LC4384B-75FT256I
LC4256B-75T176I
相关代理商/技术参数
参数描述
LC4384C-75F256I1 制造商:LATTICE 制造商全称:Lattice Semiconductor 功能描述:3.3V/2.5V/1.8V In-System Programmable SuperFAST High Density PLDs
LC4384C-75FN256C 功能描述:CPLD - 复杂可编程逻辑器件 PROGRAMMABLE SUPER FAST HI DENSITY PLD RoHS:否 制造商:Lattice 系列: 存储类型:EEPROM 大电池数量:128 最大工作频率:333 MHz 延迟时间:2.7 ns 可编程输入/输出端数量:64 工作电源电压:3.3 V 最大工作温度:+ 90 C 最小工作温度:0 C 封装 / 箱体:TQFP-100
LC4384C-75FN256C1 制造商:LATTICE 制造商全称:Lattice Semiconductor 功能描述:3.3V/2.5V/1.8V In-System Programmable SuperFAST High Density PLDs
LC4384C-75FN256I 功能描述:CPLD - 复杂可编程逻辑器件 PROGRAMMABLE SUPER FAST HI DENSITY PLD RoHS:否 制造商:Lattice 系列: 存储类型:EEPROM 大电池数量:128 最大工作频率:333 MHz 延迟时间:2.7 ns 可编程输入/输出端数量:64 工作电源电压:3.3 V 最大工作温度:+ 90 C 最小工作温度:0 C 封装 / 箱体:TQFP-100
LC4384C-75FN256I1 制造商:LATTICE 制造商全称:Lattice Semiconductor 功能描述:3.3V/2.5V/1.8V In-System Programmable SuperFAST High Density PLDs
发布紧急采购，3分钟左右您将得到回复。

采购需求

(若只采购一条型号，填写一行即可)

发布成功！您可以继续发布采购。也可以进入我的后台，查看报价

发布成功！您可以继续发布采购。也可以进入我的后台，查看报价

*型号 *数量 厂商 批号 封装
添加更多采购

我的联系方式

*
*
*