收藏本站
参数资料
型号： LC4384V-5F256C
厂商： LATTICE SEMICONDUCTOR CORP
元件分类： PLD
中文描述： EE PLD, 5 ns, PBGA256
封装： FPBGA-256
文件页数： 22/99页
文件大小： 760K
代理商： LC4384V-5F256C
Lattice Semiconductor
ispMACH 4000V/B/C/Z Family Data Sheet
29
ispMACH 4000V/B/C Internal Timing Parameters
Over Recommended Operating Conditions
Parameter
Description
-5
-75
-10
Units
Min.
Max.
Min.
Max.
Min.
Max.
In/Out Delays
tIN
Input Buffer Delay
—
0.95
—
1.50
—
2.00
ns
tGOE
Global OE Pin Delay
—
4.04
—
6.04
—
7.04
ns
tGCLK_IN
Global Clock Input Buffer Delay
—
1.83
—
2.28
—
3.28
ns
tBUF
Delay through Output Buffer
—
1.00
—
1.50
—
1.50
ns
tEN
Output Enable Time
—
0.96
—
0.96
—
0.96
ns
tDIS
Output Disable Time
—
0.96
—
0.96
—
0.96
ns
Routing/GLB Delays
tROUTE
Delay through GRP
—
1.51
—
2.26
—
3.26
ns
tMCELL
Macrocell Delay
—
1.05
—
1.45
—
1.95
ns
tINREG
Input Buffer to Macrocell Register Delay
—
0.56
—
0.96
—
1.46
ns
tFBK
Internal Feedback Delay
—
0.00
—
0.00
—
0.00
ns
tPDb
5-PT Bypass Propagation Delay
—
1.54
—
2.24
—
3.24
ns
tPDi
Macrocell Propagation Delay
—
0.94
—
1.24
—
1.74
ns
Register/Latch Delays
tS
D-Register Setup Time (Global Clock)
1.32
—
1.57
—
1.57
—
ns
tS_PT
D-Register Setup Time (Product Term Clock)
1.32
—
1.32
—
1.32
—
ns
tST
T-Register Setup Time (Global Clock)
1.52
—
1.77
—
1.77
—
ns
tST_PT
T-Register Setup Time (Product Term Clock)
1.32
—
1.32
—
1.32
—
ns
tH
D-Register Hold Time
1.68
—
2.93
—
3.93
—
ns
tHT
T-Register Hold Time
1.68
—
2.93
—
3.93
—
ns
tSIR
D-Input Register Setup Time (Global Clock)
1.52
—
1.57
—
1.57
—
ns
tSIR_PT
D-Input Register Setup Time (Product Term Clock)
1.45
—
1.45
—
1.45
—
ns
tHIR
D-Input Register Hold Time (Global Clock)
0.68
—
1.18
—
1.18
—
ns
tHIR_PT
D-Input Register Hold Time (Product Term Clock)
0.68
—
1.18
—
1.18
—
ns
tCOi
Register Clock to Output/Feedback MUX Time
—
0.52
—
0.67
—
1.17
ns
tCES
Clock Enable Setup Time
2.25
—
2.25
—
2.25
—
ns
tCEH
Clock Enable Hold Time
1.88
—
1.88
—
1.88
—
ns
tSL
Latch Setup Time (Global Clock)
1.32
—
1.57
—
1.57
—
ns
tSL_PT
Latch Setup Time (Product Term Clock)
1.32
—
1.32
—
1.32
—
ns
tHL
Latch Hold Time
1.17
—
1.17
—
1.17
—
ns
tGOi
Latch Gate to Output/Feedback MUX Time
—
0.33
—
0.33
—
0.33
ns
tPDLi
Propagation Delay through Transparent Latch to Output/
Feedback MUX
—
0.25
—
0.25
—
0.25
ns
tSRi
Asynchronous Reset or Set to Output/Feedback MUX
Delay
0.28
—
0.28
—
0.28
—
ns
tSRR
Asynchronous Reset or Set Recovery Time
1.67
—
1.67
—
1.67
—
ns
Control Delays
tBCLK
GLB PT Clock Delay
—
1.12
—
1.12
—
0.62
ns
tPTCLK
Macrocell PT Clock Delay
—
0.87
—
0.87
—
0.87
ns
tBSR
GLB PT Set/Reset Delay
—
1.83
—
1.83
—
1.83
ns
tPTSR
Macrocell PT Set/Reset Delay
—
2.51
—
3.41
—
3.41
ns
相关PDF资料
PDF描述
LC4032B-10T48I
LC4256ZC-75T100E
LC4256V-75F256AC
LC4064ZC-75T48I
LC4032V-10T48I
相关代理商/技术参数
参数描述
LC4384V-5F256C1 制造商:LATTICE 制造商全称:Lattice Semiconductor 功能描述:3.3V/2.5V/1.8V In-System Programmable SuperFAST High Density PLDs
LC4384V-5F256I 功能描述:CPLD - 复杂可编程逻辑器件 PROGRAMMABLE SUPER FAST HI DENSITY PLD RoHS:否 制造商:Lattice 系列: 存储类型:EEPROM 大电池数量:128 最大工作频率:333 MHz 延迟时间:2.7 ns 可编程输入/输出端数量:64 工作电源电压:3.3 V 最大工作温度:+ 90 C 最小工作温度:0 C 封装 / 箱体:TQFP-100
LC4384V-5F256I1 制造商:LATTICE 制造商全称:Lattice Semiconductor 功能描述:3.3V/2.5V/1.8V In-System Programmable SuperFAST High Density PLDs
LC4384V-5FN256C 功能描述:CPLD - 复杂可编程逻辑器件 PROGRAMMABLE SUPER FAST HI DENSITY PLD RoHS:否 制造商:Lattice 系列: 存储类型:EEPROM 大电池数量:128 最大工作频率:333 MHz 延迟时间:2.7 ns 可编程输入/输出端数量:64 工作电源电压:3.3 V 最大工作温度:+ 90 C 最小工作温度:0 C 封装 / 箱体:TQFP-100
LC4384V-5FN256C1 制造商:LATTICE 制造商全称:Lattice Semiconductor 功能描述:3.3V/2.5V/1.8V In-System Programmable SuperFAST High Density PLDs
发布紧急采购，3分钟左右您将得到回复。

采购需求

(若只采购一条型号，填写一行即可)

发布成功！您可以继续发布采购。也可以进入我的后台，查看报价

发布成功！您可以继续发布采购。也可以进入我的后台，查看报价

*型号 *数量 厂商 批号 封装
添加更多采购

我的联系方式

*
*
*