- 您现在的位置：买卖IC网 > PDF目录177666 > LC51024MB-52F672C (LATTICE SEMICONDUCTOR CORP) PDF资料下载
参数资料
| 型号： | LC51024MB-52F672C |
| 厂商： | LATTICE SEMICONDUCTOR CORP |
| 元件分类： | PLD |
| 中文描述： | EE PLD, 6.5 ns, PBGA672 |
| 封装： | FPBGA-672 |
| 文件页数： | 87/95页 |
| 文件大小： | 923K |
| 代理商： | LC51024MB-52F672C |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页当前第87页第88页第89页第90页第91页第92页第93页第94页第95页
Lattice Semiconductor
ispXPLD 5000MX Family Data Sheet
88
Global Clock LVDS pair options: GCLK0 and GCLK1, as well as GCLK2 and GCLK3, can be paired together to receive differen-
tial clocks; where GCLK0 and GCLK3 are the positive LVDS inputs.
相关PDF资料 |
PDF描述 |
|---|---|
| LC51024MB-52F484C | |
| LC51024MB-75F672C | |
| LC51024MB-75F484I | |
| LC51024MC-75F484I | |
| LC5768MB-75F256I | |
相关代理商/技术参数 |
参数描述 |
|---|---|
| LC51024MB-52F672I | 制造商:LATTICE 制造商全称:Lattice Semiconductor 功能描述:3.3V, 2.5V and 1.8V In-System Programmable eXpanded Programmable Logic Device XPLD⑩ Family |
| LC51024MB-52FN208C | 制造商:LATTICE 制造商全称:Lattice Semiconductor 功能描述:3.3V, 2.5V and 1.8V In-System Programmable eXpanded Programmable Logic Device XPLD⑩ Family |
| LC51024MB-52FN208I | 制造商:LATTICE 制造商全称:Lattice Semiconductor 功能描述:3.3V, 2.5V and 1.8V In-System Programmable eXpanded Programmable Logic Device XPLD⑩ Family |
| LC51024MB-52FN256C | 制造商:LATTICE 制造商全称:Lattice Semiconductor 功能描述:3.3V, 2.5V and 1.8V In-System Programmable eXpanded Programmable Logic Device XPLD⑩ Family |
| LC51024MB-52FN256I | 制造商:LATTICE 制造商全称:Lattice Semiconductor 功能描述:3.3V, 2.5V and 1.8V In-System Programmable eXpanded Programmable Logic Device XPLD⑩ Family |
发布紧急采购，3分钟左右您将得到回复。