- 您现在的位置：买卖IC网 > PDF目录177666 > LC5512MB-45F484C (LATTICE SEMICONDUCTOR CORP) PDF资料下载
参数资料
| 型号： | LC5512MB-45F484C |
| 厂商： | LATTICE SEMICONDUCTOR CORP |
| 元件分类： | PLD |
| 中文描述： | EE PLD, 5.7 ns, PBGA484 |
| 封装： | FPBGA-484 |
| 文件页数： | 26/95页 |
| 文件大小： | 923K |
| 代理商： | LC5512MB-45F484C |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页当前第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页
Lattice Semiconductor
ispXPLD 5000MX Family Data Sheet
32
ispXPLD 5000MX Family Internal Switching Characteristics
Over Recommended Operating Conditions
Parameter
Description
Base
Parameter
-4
-45
-5
-52
-75
Units
Min.
Max.
Min.
Max.
Min.
Max.
Min.
Max.
Min.
Max.
In/Out Delays
tIN
Input Buffer Delay
—
0.70
—
0.91
—
0.96
—
1.11
—
1.30
ns
tGCLK_IN
Global Clock Input
Buffer Delay
—
0.40
—
0.35
—
0.35
—
0.35
—
0.55
ns
tRST
Global RESET Pin
Delay
—
3.77
—
4.24
—
4.71
—
4.71
—
7.07
ns
tGOE
Global OE Pin
Delay
—
1.98
—
2.66
—
2.34
—
2.87
—
3.27
ns
tBUF
Delay through
Output Buffer
—
1.16
—
1.30
—
1.45
—
1.60
—
2.17
ns
tEN
Output Enable Time
—
2.52
—
2.84
—
3.16
—
3.63
—
4.23
ns
tDIS
Output Disable
Time
—
1.92
—
2.40
—
2.40
—
2.40
—
3.60
ns
Routing Delays
tROUTE
Delay through SRP
—
1.95
—
2.06
—
2.34
—
2.24
—
3.66
ns
tINREG
Input Buffer to
Macrocell Register
Delay
—
0.60
—
0.60
—
0.60
—
0.47
—
1.63
ns
tPTSA
Product Term
Sharing Array Delay
—
0.50
—
0.50
—
0.53
—
0.83
—
1.34
ns
tFBK
Internal Feedback
Delay
—
0.19
—
0.02
—
0.39
—
0.03
—
0.60
ns
tGCLK
Global Clock Tree
Delay
—
0.52
—
0.32
—
0.72
—
0.82
—
0.78
ns
tBCLK
Block PT Clock
Delay
—
0.12
—
0.14
—
0.15
—
0.15
—
0.23
ns
tPTCLK
Macrocell PT Clock
Delay
—
0.12
—
0.14
—
0.15
—
0.15
—
0.23
ns
tPLL_DELAY
Programmable PLL
Delay Increment
—
0.30
—
0.30
—
0.30
—
0.30
—
0.30
ns
tBSR
Block PT Reset
Delay
—
0.72
—
0.81
—
0.90
—
0.94
—
1.35
ns
tPTSR
Macrocell PT Set/
Reset Delay
—
0.60
—
0.75
—
0.75
—
0.75
—
1.13
ns
tLPTOE
Macrocell PT OE
Delay
—
0.83
—
1.19
—
1.04
—
1.52
—
1.31
ns
tSPTOE
Segment PT OE
Delay
—
0.83
—
1.19
—
1.04
—
1.52
—
1.31
ns
tOSA
Output Sharing
Array Delay
—
0.80
—
0.90
—
1.00
—
1.00
—
1.50
ns
tPTOE
Global PT OE Delay
—
0.83
—
1.04
—
1.04
—
1.04
—
1.56
ns
tPDB
5-PT Bypass
Propagation Delay
—
0.20
—
0.23
—
0.25
—
0.25
—
0.38
ns
tPDI
Macrocell
Propagation Delay
—
0.50
—
0.93
—
0.72
—
0.72
—
1.04
ns
相关PDF资料 |
PDF描述 |
|---|---|
| LC5256MC-75F256I | |
| LC51024MC-52F672C | |
| LC51024MB-75F672I | |
| LC6554H | 4-BIT, MROM, 4.33 MHz, MICROCONTROLLER, PDIP64 |
| LC864508 | 8-BIT, MROM, 12.24 MHz, MICROCONTROLLER, PDIP52 |
相关代理商/技术参数 |
参数描述 |
|---|---|
| LC5512MB-45F484I | 制造商:LATTICE 制造商全称:Lattice Semiconductor 功能描述:3.3V, 2.5V and 1.8V In-System Programmable eXpanded Programmable Logic Device XPLD⑩ Family |
| LC5512MB-45F672C | 制造商:LATTICE 制造商全称:Lattice Semiconductor 功能描述:3.3V, 2.5V and 1.8V In-System Programmable eXpanded Programmable Logic Device XPLD⑩ Family |
| LC5512MB-45F672I | 制造商:LATTICE 制造商全称:Lattice Semiconductor 功能描述:3.3V, 2.5V and 1.8V In-System Programmable eXpanded Programmable Logic Device XPLD⑩ Family |
| LC5512MB-45FN208C | 制造商:LATTICE 制造商全称:Lattice Semiconductor 功能描述:3.3V, 2.5V and 1.8V In-System Programmable eXpanded Programmable Logic Device XPLD⑩ Family |
| LC5512MB-45FN208I | 制造商:LATTICE 制造商全称:Lattice Semiconductor 功能描述:3.3V, 2.5V and 1.8V In-System Programmable eXpanded Programmable Logic Device XPLD⑩ Family |
发布紧急采购，3分钟左右您将得到回复。