- 您现在的位置：买卖IC网 > PDF目录19837 > LCMXO640E-3B256I (Lattice Semiconductor Corporation)IC PLD 640LUTS 159I/O 256-BGA PDF资料下载
参数资料
| 型号： | LCMXO640E-3B256I |
| 厂商： | Lattice Semiconductor Corporation |
| 文件页数： | 13/88页 |
| 文件大小： | 0K |
| 描述： | IC PLD 640LUTS 159I/O 256-BGA |
| 标准包装： | 119 |
| 系列： | MachXO |
| 可编程类型： | 系统内可编程 |
| 最大延迟时间 tpd(1)： | 4.9ns |
| 电压电源 - 内部： | 1.14 V ~ 1.26 V |
| 宏单元数： | 320 |
| 输入/输出数： | 159 |
| 工作温度： | -40°C ~ 100°C |
| 安装类型： | 表面贴装 |
| 封装/外壳： | 256-LFBGA，CSPBGA |
| 供应商设备封装： | 256-CABGA（14x14） |
| 包装： | 托盘 |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页当前第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页
Architecture
MachXO Family Data Sheet
Table 2-5. PLL Signal Descriptions
Signal
CLKI
CLKFB
RST
CLKOS
CLKOP
CLKOK
LOCK
CLKINTFB
DDAMODE
DDAIZR
DDAILAG
DDAIDEL[2:0]
I/O
I
I
I
O
O
O
O
O
I
I
I
I
Description
Clock input from external pin or routing
PLL feedback input from PLL output, clock net, routing/external pin or internal feedback from
CLKINTFB port
“1” to reset the input clock divider
PLL output clock to clock tree (phase shifted/duty cycle changed)
PLL output clock to clock tree (No phase shift)
PLL output to clock tree through secondary clock divider
“1” indicates PLL LOCK to CLKI
Internal feedback source, CLKOP divider output before CLOCKTREE
Dynamic Delay Enable. “1”: Pin control (dynamic), “0”: Fuse Control (static)
Dynamic Delay Zero. “1”: delay = 0, “0”: delay = on
Dynamic Delay Lag/Lead. “1”: Lag, “0”: Lead
Dynamic Delay Input
For more information on the PLL, please see details of additional technical documentation at the end of this data
sheet.
sysMEM Memory
The MachXO1200 and MachXO2280 devices contain sysMEM Embedded Block RAMs (EBRs). The EBR consists
of a 9-Kbit RAM, with dedicated input and output registers.
sysMEM Memory Block
The sysMEM block can implement single port, dual port, pseudo dual port, or FIFO memories. Each block can be
Table 2-6. sysMEM Block Configurations
Memory Mode
Single Port
True Dual Port
Pseudo Dual Port
FIFO
2-10
Configurations
8,192 x 1
4,096 x 2
2,048 x 4
1,024 x 9
512 x 18
256 x 36
8,192 x 1
4,096 x 2
2,048 x 4
1,024 x 9
512 x 18
8,192 x 1
4,096 x 2
2,048 x 4
1,024 x 9
512 x 18
256 x 36
8,192 x 1
4,096 x 2
2,048 x 4
1,024 x 9
512 x 18
256 x 36
相关PDF资料 |
PDF描述 |
|---|---|
| GRM21BR71E474MA01L | CAP CER 0.47UF 25V 20% X7R 0805 |
| EPM7256SRI208-10N | IC MAX 7000 CPLD 256 208-RQFP |
| EPM7256SRI208-10 | IC MAX 7000 CPLD 256 208-RQFP |
| VI-2WX-CY-F2 | CONVERTER MOD DC/DC 5.2V 50W |
| TAP105M035HSB | CAP TANT 1UF 35V 20% RADIAL |
相关代理商/技术参数 |
参数描述 |
|---|---|
| LCMXO640E-3BN256C | 功能描述:CPLD - 复杂可编程逻辑器件 640 LUTs 159 I/O 1.2V -3 SPD RoHS:否 制造商:Lattice 系列: 存储类型:EEPROM 大电池数量:128 最大工作频率:333 MHz 延迟时间:2.7 ns 可编程输入/输出端数量:64 工作电源电压:3.3 V 最大工作温度:+ 90 C 最小工作温度:0 C 封装 / 箱体:TQFP-100 |
| LCMXO640E-3BN256I | 功能描述:CPLD - 复杂可编程逻辑器件 640 LUTs 159 I/O 1.2V -3 SPD RoHS:否 制造商:Lattice 系列: 存储类型:EEPROM 大电池数量:128 最大工作频率:333 MHz 延迟时间:2.7 ns 可编程输入/输出端数量:64 工作电源电压:3.3 V 最大工作温度:+ 90 C 最小工作温度:0 C 封装 / 箱体:TQFP-100 |
| LCMXO640E-3F256C | 功能描述:CPLD - 复杂可编程逻辑器件 Use LCMXO640E-3FT256 RoHS:否 制造商:Lattice 系列: 存储类型:EEPROM 大电池数量:128 最大工作频率:333 MHz 延迟时间:2.7 ns 可编程输入/输出端数量:64 工作电源电压:3.3 V 最大工作温度:+ 90 C 最小工作温度:0 C 封装 / 箱体:TQFP-100 |
| LCMXO640E-3F256I | 功能描述:CPLD - 复杂可编程逻辑器件 Use LCMXO640E-3FT256 RoHS:否 制造商:Lattice 系列: 存储类型:EEPROM 大电池数量:128 最大工作频率:333 MHz 延迟时间:2.7 ns 可编程输入/输出端数量:64 工作电源电压:3.3 V 最大工作温度:+ 90 C 最小工作温度:0 C 封装 / 箱体:TQFP-100 |
| LCMXO640E-3FN256C | 功能描述:CPLD - 复杂可编程逻辑器件 Use LCMXO640E-3FTN25 RoHS:否 制造商:Lattice 系列: 存储类型:EEPROM 大电池数量:128 最大工作频率:333 MHz 延迟时间:2.7 ns 可编程输入/输出端数量:64 工作电源电压:3.3 V 最大工作温度:+ 90 C 最小工作温度:0 C 封装 / 箱体:TQFP-100 |
发布紧急采购，3分钟左右您将得到回复。