参数资料
型号: LFXP3C-3Q208I
厂商: Lattice Semiconductor Corporation
文件页数: 352/397页
文件大小: 0K
描述: IC FPGA 3.1KLUTS 136I/O 208-PQFP
标准包装: 24
系列: XP
逻辑元件/单元数: 3000
RAM 位总计: 55296
输入/输出数: 136
电源电压: 1.71 V ~ 3.465 V
安装类型: 表面贴装
工作温度: -40°C ~ 100°C
封装/外壳: 208-BFQFP
供应商设备封装: 208-PQFP(28x28)
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页第144页第145页第146页第147页第148页第149页第150页第151页第152页第153页第154页第155页第156页第157页第158页第159页第160页第161页第162页第163页第164页第165页第166页第167页第168页第169页第170页第171页第172页第173页第174页第175页第176页第177页第178页第179页第180页第181页第182页第183页第184页第185页第186页第187页第188页第189页第190页第191页第192页第193页第194页第195页第196页第197页第198页第199页第200页第201页第202页第203页第204页第205页第206页第207页第208页第209页第210页第211页第212页第213页第214页第215页第216页第217页第218页第219页第220页第221页第222页第223页第224页第225页第226页第227页第228页第229页第230页第231页第232页第233页第234页第235页第236页第237页第238页第239页第240页第241页第242页第243页第244页第245页第246页第247页第248页第249页第250页第251页第252页第253页第254页第255页第256页第257页第258页第259页第260页第261页第262页第263页第264页第265页第266页第267页第268页第269页第270页第271页第272页第273页第274页第275页第276页第277页第278页第279页第280页第281页第282页第283页第284页第285页第286页第287页第288页第289页第290页第291页第292页第293页第294页第295页第296页第297页第298页第299页第300页第301页第302页第303页第304页第305页第306页第307页第308页第309页第310页第311页第312页第313页第314页第315页第316页第317页第318页第319页第320页第321页第322页第323页第324页第325页第326页第327页第328页第329页第330页第331页第332页第333页第334页第335页第336页第337页第338页第339页第340页第341页第342页第343页第344页第345页第346页第347页第348页第349页第350页第351页当前第352页第353页第354页第355页第356页第357页第358页第359页第360页第361页第362页第363页第364页第365页第366页第367页第368页第369页第370页第371页第372页第373页第374页第375页第376页第377页第378页第379页第380页第381页第382页第383页第384页第385页第386页第387页第388页第389页第390页第391页第392页第393页第394页第395页第396页第397页
3-18
DC and Switching Characteristics
Lattice Semiconductor
LatticeXP Family Data Sheet
LatticeXP Internal Timing Parameters
1
Over Recommended Operating Conditions
Parameter
Description
-5
-4
-3
Units
Min.
Max.
Min.
Max.
Min.
Max.
PFU/PFF Logic Mode Timing
tLUT4_PFU
LUT4 Delay (A to D Inputs to F Output)
0.28
0.34
0.40
ns
tLUT6_PFU
LUT6 Delay (A to D Inputs to OFX Output)
0.44
0.53
0.63
ns
tLSR_PFU
Set/Reset to Output of PFU
0.90
1.08
1.29
ns
tSUM_PFU
Clock to Mux (M0,M1) Input Setup Time
0.13
0.15
0.19
ns
tHM_PFU
Clock to Mux (M0,M1) Input Hold Time
-0.04
-0.03
-0.03
ns
tSUD_PFU
Clock to D Input Setup Time
0.13
0.16
0.19
ns
tHD_PFU
Clock to D Input Hold Time
-0.03
-0.02
-0.02
ns
tCK2Q_PFU
Clock to Q Delay, D-type Register Configuration
0.40
0.48
0.58
ns
tLE2Q_PFU
Clock to Q Delay Latch Configuration
0.53
0.64
0.76
ns
tLD2Q_PFU
D to Q Throughput Delay when Latch is Enabled
0.55
0.66
0.79
ns
PFU Dual Port Memory Mode Timing
tCORAM_PFU
Clock to Output
0.40
0.48
0.58
ns
tSUDATA_PFU
Data Setup Time
-0.18
-0.14
-0.11
ns
tHDATA_PFU
Data Hold Time
0.28
0.34
0.40
ns
tSUADDR_PFU
Address Setup Time
-0.46
-0.37
-0.30
ns
tHADDR_PFU
Address Hold Time
0.71
0.85
1.02
ns
tSUWREN_PFU
Write/Read Enable Setup Time
-0.22
-0.17
-0.14
ns
tHWREN_PFU
Write/Read Enable Hold Time
0.33
0.40
0.48
ns
PIC Timing
PIO Input/Output Buffer Timing
tIN_PIO
Input Buffer Delay
0.62
0.72
0.85
ns
tOUT_PIO
Output Buffer Delay
2.12
2.54
3.05
ns
IOLOGIC Input/Output Timing
tSUI_PIO
Input Register Setup Time (Data Before Clock)
1.35
1.83
2.37
ns
tHI_PIO
Input Register Hold Time (Data After Clock)
0.05
0.05
0.05
ns
tCOO_PIO
Output Register Clock to Output Delay
0.36
0.44
0.52
ns
tSUCE_PIO
Input Register Clock Enable Setup Time
-0.09
-0.07
-0.06
ns
tHCE_PIO
Input Register Clock Enable Hold Time
0.13
0.16
0.19
ns
tSULSR_PIO
Set/Reset Setup Time
0.19
0.23
0.28
ns
tHLSR_PIO
Set/Reset Hold Time
-0.14
-0.11
-0.09
ns
EBR Timing
tCO_EBR
Clock to Output from Address or Data
4.01
4.81
5.78
ns
tCOO_EBR
Clock to Output from EBR Output Register
0.81
0.97
1.17
ns
tSUDATA_EBR
Setup Data to EBR Memory
-0.26
-0.21
-0.17
ns
tHDATA_EBR
Hold Data to EBR Memory
0.41
0.49
0.59
ns
tSUADDR_EBR
Setup Address to EBR Memory
-0.26
-0.21
-0.17
ns
tHADDR_EBR
Hold Address to EBR Memory
0.41
0.49
0.59
ns
tSUWREN_EBR
Setup Write/Read Enable to EBR Memory
-0.17
-0.13
-0.11
ns
tHWREN_EBR
Hold Write/Read Enable to EBR Memory
0.26
0.31
0.37
ns
tSUCE_EBR
Clock Enable Setup Time to EBR Output Register
0.19
0.23
0.28
ns
tHCE_EBR
Clock Enable Hold Time to EBR Output Register
-0.13
-0.10
-0.08
ns
相关PDF资料
PDF描述
ABC50DRXN CONN EDGECARD 100PS .100 DIP SLD
ABC50DRXH CONN EDGECARD 100PS .100 DIP SLD
ASC44DRTN CONN EDGECARD 88POS .100 DIP SLD
ACC43DRTI CONN EDGECARD 86POS .100 DIP SLD
ASC44DRTH CONN EDGECARD 88POS .100 DIP SLD
相关代理商/技术参数
参数描述
LFXP3C-3QN208C 功能描述:FPGA - 现场可编程门阵列 3.1K LUTS 136 I/O RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 栅极数量: 逻辑块数量:943 内嵌式块RAM - EBR:1956 kbit 输入/输出端数量:128 最大工作频率:800 MHz 工作电源电压:1.1 V 最大工作温度:+ 70 C 安装风格:SMD/SMT 封装 / 箱体:FBGA-256
LFXP3C-3QN208I 功能描述:FPGA - 现场可编程门阵列 3.1K LUTs 136 IO 1.8 /2.5/3.3V -3 Spd I RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 栅极数量: 逻辑块数量:943 内嵌式块RAM - EBR:1956 kbit 输入/输出端数量:128 最大工作频率:800 MHz 工作电源电压:1.1 V 最大工作温度:+ 70 C 安装风格:SMD/SMT 封装 / 箱体:FBGA-256
LFXP3-C-3T100C 制造商:Lattice Semiconductor 功能描述:FPGA LatticeXP Family 3000 Cells 320MHz 130nm (CMOS) Technology 1.8V/2.5V/3.3V 100-Pin TQFP Tray
LFXP3C-3T100C 功能描述:FPGA - 现场可编程门阵列 3.1K LUTs 62 IO 1.8/ 2.5/3.3V -3 Spd RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 栅极数量: 逻辑块数量:943 内嵌式块RAM - EBR:1956 kbit 输入/输出端数量:128 最大工作频率:800 MHz 工作电源电压:1.1 V 最大工作温度:+ 70 C 安装风格:SMD/SMT 封装 / 箱体:FBGA-256
LFXP3C-3T100I 功能描述:FPGA - 现场可编程门阵列 3.1K LUTs 62 IO 1.8/ 2.5/3.3V -3 Spd I RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 栅极数量: 逻辑块数量:943 内嵌式块RAM - EBR:1956 kbit 输入/输出端数量:128 最大工作频率:800 MHz 工作电源电压:1.1 V 最大工作温度:+ 70 C 安装风格:SMD/SMT 封装 / 箱体:FBGA-256