参数资料
型号: M37471E8-XXXFP
元件分类: 微控制器/微处理器
英文描述: 8-BIT, OTPROM, 8 MHz, MICROCONTROLLER, PQFP56
封装: 10 X 14 MM, 0.80 MM PITCH, PLASTIC, QFP-56
文件页数: 320/354页
文件大小: 4508K
代理商: M37471E8-XXXFP
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页第144页第145页第146页第147页第148页第149页第150页第151页第152页第153页第154页第155页第156页第157页第158页第159页第160页第161页第162页第163页第164页第165页第166页第167页第168页第169页第170页第171页第172页第173页第174页第175页第176页第177页第178页第179页第180页第181页第182页第183页第184页第185页第186页第187页第188页第189页第190页第191页第192页第193页第194页第195页第196页第197页第198页第199页第200页第201页第202页第203页第204页第205页第206页第207页第208页第209页第210页第211页第212页第213页第214页第215页第216页第217页第218页第219页第220页第221页第222页第223页第224页第225页第226页第227页第228页第229页第230页第231页第232页第233页第234页第235页第236页第237页第238页第239页第240页第241页第242页第243页第244页第245页第246页第247页第248页第249页第250页第251页第252页第253页第254页第255页第256页第257页第258页第259页第260页第261页第262页第263页第264页第265页第266页第267页第268页第269页第270页第271页第272页第273页第274页第275页第276页第277页第278页第279页第280页第281页第282页第283页第284页第285页第286页第287页第288页第289页第290页第291页第292页第293页第294页第295页第296页第297页第298页第299页第300页第301页第302页第303页第304页第305页第306页第307页第308页第309页第310页第311页第312页第313页第314页第315页第316页第317页第318页第319页当前第320页第321页第322页第323页第324页第325页第326页第327页第328页第329页第330页第331页第332页第333页第334页第335页第336页第337页第338页第339页第340页第341页第342页第343页第344页第345页第346页第347页第348页第349页第350页第351页第352页第353页第354页
7470/7471/7477/7478 GROUP USER’S MANUAL
HARDWARE
1.11 Interrupts
1-51
(3) CNTR interrupt
When detecting a rising edge or a falling edge of each CNTR pin (CNTR0, CNTR1), the microcomputer
generates an CNTR interrupt. For selecting the active edge of interrupt and the CNTR0/CNTR1 pin,
the Edge polarity selection register (EG) is used.
2
2 After reset
At reset release, the Edge polarity selection register is cleared to “0016,” so the CNTR0 interrupts
generate the interrupt request by detecting a falling edge. At reset release, however, the Interrupt
control register is put into the interrupt disable state, so any interrupt is not accepted.
Note: The CNTR0 and CNTR1 pins are used in common with input port P32 and P33, however there
is no register for switching between the CNTR pins and the ports, so the active edges of P32
and P33 are always detected. When these pins are used as ports, put the corresponding CNTR
interrupt into the disable state. In the CNTR interrupt enable state, the CNTR interrupt is
generated by a pin level change, thereby causing a program run away.
(4) Timer interrupt
The microcomputer generates the interrupt request at the rise of the next count source after the
respective timer overflows.
For the details of the timer interrupt, refer to “1.12 Timers.
(5) Serial I/O interrupt
There is a difference in the serial I/O interrupt between the 7470/7471 group and the 7477/7478
group.
2
2 Serial I/O interrupt of 7470/7471 group
An interrupt request is generated upon termination of the serial I/O transmit/receive.
2
2 Serial I/O interrupt of 7477/7478 group
The serial I/O transmit interrupt and the serial I/O receive interrupt are available.
q Serial I/O transmit interrupt
For the Serial I/O transmit interrupt, interrupt request generation timing can be selected by bit 3
of the Serial I/O control register (SIOCON: Address 00E216) as shown below.
0: The data written in the Transmit buffer is transferred to the Transmit shift register, and when
the Transmit buffer becomes empty, the interrupt request is generated.
1: The interrupt request is generated when a shift operation of the Transmit shift register terminates.
Note: When the transmit enable bit is set to the enable state, the Transmit buffer becomes empty
and the transmit shift terminates. Accordingly, the interrupt request can be generated by
selecting one of these sources. To use the transmit interrupt, set the transmit enable bit to “1,”
clear the transmit interrupt request bit to “0,” and then set the transmit interrupt enable bit to
the enable state.
q Serial I/O receive interrupt
When all data has been put in the Receive shift register and the contents of the shift register have
been transferred to the Receive buffer, the interrupt request is generated.
For the details of the serial I/O interrupt, refer to “1.13 Serial I/O.
(6) A-D conversion completion interrupt
As soon as A-D conversion terminates, the interrupt request is generated.
For the details of the A-D conversion completion interrupt, refer to “1.14 A-D Converter.
(7) BRK instruction interrupt
This is the lowest-priority software interrupt without any corresponding interrupt enable flag, and not
affected by the interrupt disable flag. (Non maskable)
For the details, refer to “SERIES 740 SOFTWARE USER’S MANUAL.”
相关PDF资料
PDF描述
M30620MC-XXXGP 16-BIT, MROM, 16 MHz, MICROCONTROLLER, PQFP100
M30624FGGP 16-BIT, FLASH, 16 MHz, MICROCONTROLLER, PQFP100
M37481E8T-XXXSP 8-BIT, OTPROM, 4 MHz, MICROCONTROLLER, PDIP42
M37481M8T-XXXFP 8-BIT, MROM, 4 MHz, MICROCONTROLLER, PQFP44
M37542F8VGP 8-BIT, FLASH, 8 MHz, MICROCONTROLLER, PQFP32
相关代理商/技术参数
参数描述
M37471E8-XXXSP 制造商:MITSUBISHI 制造商全称:Mitsubishi Electric Semiconductor 功能描述:SINGLE-CHIP 8-BIT CMOS MICROCOMPUTER
M37471M2 制造商:MITSUBISHI 制造商全称:Mitsubishi Electric Semiconductor 功能描述:SINGLE-CHIP 8-BIT CMOS MICROCOMPUTER
M37471M2-165FP 制造商:MITSUBISHI 制造商全称:Mitsubishi Electric Semiconductor 功能描述:SINGLE-CHIP 8-BIT CMOS MICROCOMPUTER
M37471M2-495SP 制造商:MITSUBISHI 制造商全称:Mitsubishi Electric Semiconductor 功能描述:SINGLE-CHIP 8-BIT CMOS MICROCOMPUTER
M37471M2-569FP 制造商:MITSUBISHI 制造商全称:Mitsubishi Electric Semiconductor 功能描述:SINGLE-CHIP 8-BIT CMOS MICROCOMPUTER