- 您现在的位置：买卖IC网 > PDF目录22111 > M4A5-32/32-10JI (Lattice Semiconductor Corporation)IC CPLD ISP 4A 32MC 44PLCC PDF资料下载
参数资料
| 型号： | M4A5-32/32-10JI |
| 厂商： | Lattice Semiconductor Corporation |
| 文件页数： | 33/62页 |
| 文件大小： | 0K |
| 描述： | IC CPLD ISP 4A 32MC 44PLCC |
| 标准包装： | 26 |
| 系列： | ispMACH® 4A |
| 可编程类型： | 系统内可编程 |
| 最大延迟时间 tpd(1)： | 10.0ns |
| 电压电源 - 内部： | 4.5 V ~ 5.5 V |
| 宏单元数： | 32 |
| 输入/输出数： | 32 |
| 工作温度： | -40°C ~ 85°C |
| 安装类型： | 表面贴装 |
| 封装/外壳： | 44-LCC（J 形引线） |
| 供应商设备封装： | 44-PLCC（16.58x16.58） |
| 包装： | 管件 |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页当前第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页
ispMACH 4A Family
39
Input Register Delays with ZHT Option:
tSIRZ Input register setup time - ZHT
6.0
ns
tHIRZ Input register hold time - ZHT
0.0
ns
Input Latch Delays with ZHT Option:
tSILZ Input latch setup time - ZHT
6.0
ns
tHILZ Input latch hold time - ZHT
0.0
ns
tPDIL
Zi
Transparent input latch to internal
feedback - ZHT
6.0
ns
Output Delays:
tBUF
Output buffer delay
1.5
1.8
2.0
2.5
3.0
ns
tSLW
Slow slew rate delay adder
2.5
ns
tEA
Output enable time
7.5
8.5
9.5
10.0
12.0
15.0
ns
tER
Output disable time
7.5
8.5
9.5
10.0
12.0
15.0
ns
Power Delay:
tPL
Power-down mode delay adder
2.5
ns
Reset and Preset Delays:
tSRi
Asynchronous reset or preset to internal
register output
7.5
7.7
8.0
9.5
11.0
13.0
16.0
ns
tSR
Asynchronous reset or preset to register
output
9.0
9.2
10.0
12.0
14.0
16.0
19.0
ns
tSRR
Asynchronous reset and preset register
recovery time
7.0
7.5
8.0
10.0
15.0
ns
tSRW Asynchronous reset or preset width
7.0
8.0
10.0
12.0
15.0
ns
Clock/LE Width:
tWLS
Global clock width low
2.0
2.5
3.0
4.0
5.0
6.0
ns
tWHS Global clock width high
2.0
2.5
3.0
4.0
5.0
6.0
ns
tWLA Product term clock width low
3.0
3.5
4.0
5.0
8.0
9.0
ns
tWHA Product term clock width high
3.0
3.5
4.0
5.0
8.0
9.0
ns
tGWS
Global gate width low (for low
transparent) or high (for high
transparent)
4.0
4.5
5.0
6.0
ns
tGWA
Product term gate width low (for low
transparent) or high (for high
transparent)
4.0
4.5
5.0
6.0
9.0
ns
tWIRL Input register clock width low
3.0
3.5
4.0
5.0
6.0
ns
tWIRH Input register clock width high
3.0
3.5
4.0
5.0
6.0
ns
tWIL
Input latch gate width
4.0
4.5
5.0
6.0
ns
ispMACH 4A TIMING PARAMETERS OVER OPERATING RANGES1
-5
-55
-6
-65
-7
-10
-12
-14
Unit
Min Max Min Max Min Max Min Max Min Max Min Max Min Max Min Max
相关PDF资料 |
PDF描述 |
|---|---|
| GCC12DRTH-S13 | CONN EDGECARD 24POS .100 EXTEND |
| LC4064ZC-75M132C | IC PLD 64MC 64I/O 7.5NS 132CSBGA |
| EB72D-SA366V1 | CONN EDGEBOARD DUAL 72POS 5A |
| LTC4222CUH#TRPBF | IC CTRLR DUAL HOT SWAP 32-QFN |
| EB71D-SA3660X | CONN EDGEBOARD DUAL 72POS 3A |
相关代理商/技术参数 |
参数描述 |
|---|---|
| M4A5-64/32-10JC | 功能描述:CPLD - 复杂可编程逻辑器件 HI PERF E2CMOS PLD RoHS:否 制造商:Lattice 系列: 存储类型:EEPROM 大电池数量:128 最大工作频率:333 MHz 延迟时间:2.7 ns 可编程输入/输出端数量:64 工作电源电压:3.3 V 最大工作温度:+ 90 C 最小工作温度:0 C 封装 / 箱体:TQFP-100 |
| M4A5-64/32-10JI | 功能描述:CPLD - 复杂可编程逻辑器件 HI PERF E2CMOS PLD RoHS:否 制造商:Lattice 系列: 存储类型:EEPROM 大电池数量:128 最大工作频率:333 MHz 延迟时间:2.7 ns 可编程输入/输出端数量:64 工作电源电压:3.3 V 最大工作温度:+ 90 C 最小工作温度:0 C 封装 / 箱体:TQFP-100 |
| M4A5-64/32-10JNC | 功能描述:CPLD - 复杂可编程逻辑器件 64 MC 32 IO JTAG ISP 5V 10ns RoHS:否 制造商:Lattice 系列: 存储类型:EEPROM 大电池数量:128 最大工作频率:333 MHz 延迟时间:2.7 ns 可编程输入/输出端数量:64 工作电源电压:3.3 V 最大工作温度:+ 90 C 最小工作温度:0 C 封装 / 箱体:TQFP-100 |
| M4A5-64/32-10JNI | 功能描述:CPLD - 复杂可编程逻辑器件 64 MC 32 IO JTAG ISP 5V 10ns RoHS:否 制造商:Lattice 系列: 存储类型:EEPROM 大电池数量:128 最大工作频率:333 MHz 延迟时间:2.7 ns 可编程输入/输出端数量:64 工作电源电压:3.3 V 最大工作温度:+ 90 C 最小工作温度:0 C 封装 / 箱体:TQFP-100 |
| M4A5-64/32-10VC | 功能描述:CPLD - 复杂可编程逻辑器件 HI PERF E2CMOS PLD RoHS:否 制造商:Lattice 系列: 存储类型:EEPROM 大电池数量:128 最大工作频率:333 MHz 延迟时间:2.7 ns 可编程输入/输出端数量:64 工作电源电压:3.3 V 最大工作温度:+ 90 C 最小工作温度:0 C 封装 / 箱体:TQFP-100 |
发布紧急采购，3分钟左右您将得到回复。