- 您现在的位置：买卖IC网 > PDF目录2093 > MC100ES6535EJ (IDT, Integrated Device Technology Inc)IC CLOCK BUFFER MUX 2:4 20-TSSOP PDF资料下载
参数资料
| 型号： | MC100ES6535EJ |
| 厂商： | IDT, Integrated Device Technology Inc |
| 文件页数： | 2/9页 |
| 文件大小： | 0K |
| 描述： | IC CLOCK BUFFER MUX 2:4 20-TSSOP |
| 标准包装： | 74 |
| 系列： | 100ES |
| 类型： | 扇出缓冲器（分配），多路复用器 |
| 电路数： | 1 |
| 比率 - 输入:输出： | 2:4 |
| 差分 - 输入:输出： | 无/是 |
| 输入： | LVCMOS，LVTTL |
| 输出： | LVPECL |
| 频率 - 最大： | 1GHz |
| 电源电压： | 3.135 V ~ 3.8 V |
| 工作温度： | -40°C ~ 85°C |
| 安装类型： | 表面贴装 |
| 封装/外壳： | 20-TSSOP（0.173"，4.40mm 宽） |
| 供应商设备封装： | 20-TSSOP |
| 包装： | 管件 |
MPC100ES6535 Data Sheet
3.3V LVCMOS-TO-LVPECL 1:4 FANOUT BUFFER
MPC100ES6535 REVISION 4 DECEMBER 14, 2012
2
2012 Integrated Device Technology, Inc.
Table 1. Pin Description
Number
Name
Type
Description
1VEE
Power
Negative supply pin
2
CLK_EN
Input
Pullup(1)
1. Pullup and Pulldown refer to internal input resistors.
Synchronizing clock enable. When HIGH, clock outputs follow clock input. When LOW, Q
outputs are forced low, Q outputs are forced high. LVCMOS/LVTTL interface levels
3
CLK_SEL
Input
Pulldown(1)
Clock select input. When HIGH, selects CLK1 input.. When LOW, selects CLK0 input.
LVCMOS/LVTTL interface levels
4
CLK0
Input
Pulldown(1)
LVCMOS/LVTTL clock input
6
CLK1
Input
Pulldown(1)
LVCMOS/LVTTL clock input
5, 7, 8, 9
NC
Unused
No connect
10, 13, 18
VCC
Power
Positive supply pin
11, 12
Q3, Q3
Output
LVPECL differential output pair
14, 15
Q2, Q2
Output
LVPECL differential output pair
16, 17
Q1, Q1
Output
LVPECL differential output pair
19, 20
Q0, Q0
Output
LVPECL differential output pair
Table 2. Control Input Function Table(1)
1. After CLK_EN switches, the clock outputs are disabled or enabled following a rising and falling input clock edge. In the active mode, the
state of the outputs are a function of the CLK0 and CLK1 inputs as described in .
Inputs
Outputs
CLK_EN
CLK_SEL
Selected Source
Q0:Q3
0
CLK0
Disabled; LOW
Disabled; HIGH
0
1
CLK1
Disabled; LOW
Disabled; HIGH
1
0
CLK0
Enabled
1
CLK1
Enabled
D
LE
Q
CLK_EN
CLK_SEL
CLK1
CLK0
Q0
Q1
Q2
Q3
1
0
1
2
3
4
5
6
7
8
19
18
17
16
15
14
13
20
MC100ES6535
9
10
12
11
VEE
CLK_EN
CLK_SEL
CLK0
nc
CLK1
NC
VCC
NC
Q0
VCC
Q1
Q2
Q3
VCC
Q3
Figure 1. Logic Diagram
Figure 2. 20-Lead Pinout (Top View)
相关PDF资料 |
PDF描述 |
|---|---|
| MC100ES8111AC | IC CLOCK BUFFER MUX 2:10 32-LQFP |
| MC100LVE222FAR2G | IC CLK BUFF DVDR MUX 2:15 52LQFP |
| MC100LVE310FNR2 | IC CLK BUFF MUX 2:8 1GHZ 28-PLCC |
| MC100LVEL01DTR2 | IC GATE OR/NOR ECL 4INPUT 8TSSOP |
| MC100LVEL05DTR2 | IC GATE AND/NAND ECL 2INP 8TSSOP |
相关代理商/技术参数 |
参数描述 |
|---|---|
| MC100ES6535EJR2 | 功能描述:时钟驱动器及分配 FSL 1-4 LVCMOS to LV PECL Fanout Buffer RoHS:否 制造商:Micrel 乘法/除法因子:1:4 输出类型:Differential 最大输出频率:4.2 GHz 电源电压-最大: 电源电压-最小:5 V 最大工作温度:+ 85 C 封装 / 箱体:SOIC-8 封装:Reel |
| MC100ES8011HEF | 功能描述:IC CLK BUFFER 1:2 625MHZ 8-SOIC RoHS:是 类别:集成电路 (IC) >> 时钟/计时 - 时钟缓冲器，驱动器 系列:100ES 标准包装:74 系列:- 类型:扇出缓冲器（分配） 电路数:1 比率 - 输入:输出:1:10 差分 - 输入:输出:是/是 输入:HCSL, LVCMOS, LVDS, LVPECL, LVTTL 输出:HCSL，LVDS 频率 - 最大:400MHz 电源电压:3 V ~ 3.6 V 工作温度:-40°C ~ 85°C 安装类型:表面贴装 封装/外壳:32-VFQFN 裸露焊盘 供应商设备封装:32-QFN（5x5） 包装:管件 |
| MC100ES8011HEFR2 | 功能描述:时钟缓冲器 RoHS:否 制造商:Texas Instruments 输出端数量:5 最大输入频率:40 MHz 传播延迟（最大值）: 电源电压-最大:3.45 V 电源电压-最小:2.375 V 最大功率耗散: 最大工作温度:+ 85 C 最小工作温度:- 40 C 封装 / 箱体:LLP-24 封装:Reel |
| MC100ES8011PEF | 功能描述:IC CLK BUFFER 1:2 625MHZ 8-SOIC RoHS:是 类别:集成电路 (IC) >> 时钟/计时 - 时钟缓冲器，驱动器 系列:100ES 标准包装:74 系列:- 类型:扇出缓冲器（分配） 电路数:1 比率 - 输入:输出:1:10 差分 - 输入:输出:是/是 输入:HCSL, LVCMOS, LVDS, LVPECL, LVTTL 输出:HCSL，LVDS 频率 - 最大:400MHz 电源电压:3 V ~ 3.6 V 工作温度:-40°C ~ 85°C 安装类型:表面贴装 封装/外壳:32-VFQFN 裸露焊盘 供应商设备封装:32-QFN（5x5） 包装:管件 |
| MC100ES8011PEFR2 | 功能描述:时钟缓冲器 FSL 1-2 LVPECL: Diff LVHSTL Fanout Buffer RoHS:否 制造商:Texas Instruments 输出端数量:5 最大输入频率:40 MHz 传播延迟（最大值）: 电源电压-最大:3.45 V 电源电压-最小:2.375 V 最大功率耗散: 最大工作温度:+ 85 C 最小工作温度:- 40 C 封装 / 箱体:LLP-24 封装:Reel |
发布紧急采购，3分钟左右您将得到回复。