参数资料
型号: MC68020RC25
厂商: FREESCALE SEMICONDUCTOR INC
元件分类: 微控制器/微处理器
英文描述: 32-BIT, 25 MHz, MICROPROCESSOR, CPGA114
封装: CERAMIC, PGA-114
文件页数: 253/306页
文件大小: 2012K
代理商: MC68020RC25
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页第144页第145页第146页第147页第148页第149页第150页第151页第152页第153页第154页第155页第156页第157页第158页第159页第160页第161页第162页第163页第164页第165页第166页第167页第168页第169页第170页第171页第172页第173页第174页第175页第176页第177页第178页第179页第180页第181页第182页第183页第184页第185页第186页第187页第188页第189页第190页第191页第192页第193页第194页第195页第196页第197页第198页第199页第200页第201页第202页第203页第204页第205页第206页第207页第208页第209页第210页第211页第212页第213页第214页第215页第216页第217页第218页第219页第220页第221页第222页第223页第224页第225页第226页第227页第228页第229页第230页第231页第232页第233页第234页第235页第236页第237页第238页第239页第240页第241页第242页第243页第244页第245页第246页第247页第248页第249页第250页第251页第252页当前第253页第254页第255页第256页第257页第258页第259页第260页第261页第262页第263页第264页第265页第266页第267页第268页第269页第270页第271页第272页第273页第274页第275页第276页第277页第278页第279页第280页第281页第282页第283页第284页第285页第286页第287页第288页第289页第290页第291页第292页第293页第294页第295页第296页第297页第298页第299页第300页第301页第302页第303页第304页第305页第306页
MOTOROLA
M68020 USER’S MANUAL
5- 3
When initiating a bus cycle, the MC68020 asserts ECS in addition to A1–A0, SIZ1, SIZ0,
FC2–FC0, and R/W . ECS can be used to initiate various timing sequences that are
eventually qualified with AS. Qualification with AS may be required since, in the case of an
internal cache hit, a bus cycle may be aborted after ECS has been asserted. During the
first MC68020 external bus cycle of an operand transfer, OCS is asserted with ECS. When
several bus cycles are required to transfer the entire operand, OCS is asserted only at the
beginning of the first external bus cycle. With respect to OCS, an “operand” is any entity
required by the execution unit, whether a program or data item. Note that ECS and OCS
are not implemented in the MC68EC020.
The FC2–FC0 signals select one of eight address spaces (see Table 2-1) to which the
address applies. Five address spaces are presently defined. Of the remaining three, one
is reserved for user definition, and two are reserved by Motorola for future use. FC2–FC0
are valid while AS is asserted.
The SIZ1 and SIZ0 signals indicate the number of bytes remaining to be transferred
during an operand cycle (consisting of one or more bus cycles) or during a cache fill
operation from a device with a port size that is less than 32 bits. Table 5-2 lists the
encoding of SIZ1 and SIZ0. SIZ1 and SIZ0 are valid while AS is asserted.
The R/W signal determines the direction of the transfer during a bus cycle. When required,
this signal changes state at the beginning of a bus cycle and is valid while AS is asserted.
R/W only transitions when a write cycle is preceded by a read cycle or vice versa. This
signal may remain low for two consecutive write cycles.
The RMC signal is asserted at the beginning of the first bus cycle of a read-modify-write
operation and remains asserted until completion of the final bus cycle of the operation.
The RMC signal is guaranteed to be negated before the end of state 0 for a bus cycle
following a read-modify-write operation.
5.1.2 Address Bus
A31–A0 (for the MC68020) or A23–A0 (for the MC68EC020) define the address of the
byte (or the most significant byte) to be transferred during a bus cycle. The processor
places the address on the bus at the beginning of a bus cycle. The address is valid while
AS is asserted. In the MC68EC020, A31–A24 are used internally, but not externally.
5.1.3 Address Strobe
AS is a timing signal that indicates the validity of an address on the address bus and of
many control signals. It is asserted one-half clock after the beginning of a bus cycle.
5.1.4 Data Bus
D31–D0 comprise a bidirectional, nonmultiplexed parallel bus that contains the data being
transferred to or from the processor. A read or write operation may transfer 8, 16, 24, or
32 bits of data (one, two, three, or four bytes) in one bus cycle. During a read cycle, the
data is latched by the processor on the last falling edge of the clock for that bus cycle. For
F
re
e
sc
a
le
S
e
m
ic
o
n
d
u
c
to
r,
I
Freescale Semiconductor, Inc.
For More Information On This Product,
Go to: www.freescale.com
n
c
..
.
相关PDF资料
PDF描述
MC68020RC33 32-BIT, 33.33 MHz, MICROPROCESSOR, CPGA114
MC68020FC25 32-BIT, 25 MHz, MICROPROCESSOR, PQFP132
MC68020FE25 32-BIT, 25 MHz, MICROPROCESSOR, CQFP132
MC68020RC20 32-BIT, 20 MHz, MICROPROCESSOR, CPGA114
MC68EC020RP25 32-BIT, 25 MHz, MICROPROCESSOR, PPGA100
相关代理商/技术参数
参数描述
MC68020RC25E 功能描述:微处理器 - MPU 32-BIT MPU RoHS:否 制造商:Atmel 处理器系列:SAMA5D31 核心:ARM Cortex A5 数据总线宽度:32 bit 最大时钟频率:536 MHz 程序存储器大小:32 KB 数据 RAM 大小:128 KB 接口类型:CAN, Ethernet, LIN, SPI,TWI, UART, USB 工作电源电压:1.8 V to 3.3 V 最大工作温度:+ 85 C 安装风格:SMD/SMT 封装 / 箱体:FBGA-324
MC68020RC25E 制造商:Freescale Semiconductor 功能描述:Microprocessor
MC68020RC33 制造商:FREESCALE 制造商全称:Freescale Semiconductor, Inc 功能描述:The first full 32-bit implementation of the M68000 family of microprocessors from Motorola
MC68020RC33E 功能描述:微处理器 - MPU 32-BIT MPU RoHS:否 制造商:Atmel 处理器系列:SAMA5D31 核心:ARM Cortex A5 数据总线宽度:32 bit 最大时钟频率:536 MHz 程序存储器大小:32 KB 数据 RAM 大小:128 KB 接口类型:CAN, Ethernet, LIN, SPI,TWI, UART, USB 工作电源电压:1.8 V to 3.3 V 最大工作温度:+ 85 C 安装风格:SMD/SMT 封装 / 箱体:FBGA-324
MC68020RP16 制造商:FREESCALE 制造商全称:Freescale Semiconductor, Inc 功能描述:The first full 32-bit implementation of the M68000 family of microprocessors from Motorola