收藏本站
参数资料
型号： MC68F375BGMVR33
厂商： Freescale Semiconductor
文件页数： 341/616页
文件大小： 0K
描述： IC MPU 32BIT 33MHZ 217-PBGA
标准包装： 60
系列： M683xx
处理器类型： M683xx 32-位
速度： 33MHz
电压： 5V
安装类型： 表面贴装
封装/外壳： 217-BBGA
供应商设备封装： 217-PBGA（23x23）
包装： 托盘
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页第144页第145页第146页第147页第148页第149页第150页第151页第152页第153页第154页第155页第156页第157页第158页第159页第160页第161页第162页第163页第164页第165页第166页第167页第168页第169页第170页第171页第172页第173页第174页第175页第176页第177页第178页第179页第180页第181页第182页第183页第184页第185页第186页第187页第188页第189页第190页第191页第192页第193页第194页第195页第196页第197页第198页第199页第200页第201页第202页第203页第204页第205页第206页第207页第208页第209页第210页第211页第212页第213页第214页第215页第216页第217页第218页第219页第220页第221页第222页第223页第224页第225页第226页第227页第228页第229页第230页第231页第232页第233页第234页第235页第236页第237页第238页第239页第240页第241页第242页第243页第244页第245页第246页第247页第248页第249页第250页第251页第252页第253页第254页第255页第256页第257页第258页第259页第260页第261页第262页第263页第264页第265页第266页第267页第268页第269页第270页第271页第272页第273页第274页第275页第276页第277页第278页第279页第280页第281页第282页第283页第284页第285页第286页第287页第288页第289页第290页第291页第292页第293页第294页第295页第296页第297页第298页第299页第300页第301页第302页第303页第304页第305页第306页第307页第308页第309页第310页第311页第312页第313页第314页第315页第316页第317页第318页第319页第320页第321页第322页第323页第324页第325页第326页第327页第328页第329页第330页第331页第332页第333页第334页第335页第336页第337页第338页第339页第340页当前第341页第342页第343页第344页第345页第346页第347页第348页第349页第350页第351页第352页第353页第354页第355页第356页第357页第358页第359页第360页第361页第362页第363页第364页第365页第366页第367页第368页第369页第370页第371页第372页第373页第374页第375页第376页第377页第378页第379页第380页第381页第382页第383页第384页第385页第386页第387页第388页第389页第390页第391页第392页第393页第394页第395页第396页第397页第398页第399页第400页第401页第402页第403页第404页第405页第406页第407页第408页第409页第410页第411页第412页第413页第414页第415页第416页第417页第418页第419页第420页第421页第422页第423页第424页第425页第426页第427页第428页第429页第430页第431页第432页第433页第434页第435页第436页第437页第438页第439页第440页第441页第442页第443页第444页第445页第446页第447页第448页第449页第450页第451页第452页第453页第454页第455页第456页第457页第458页第459页第460页第461页第462页第463页第464页第465页第466页第467页第468页第469页第470页第471页第472页第473页第474页第475页第476页第477页第478页第479页第480页第481页第482页第483页第484页第485页第486页第487页第488页第489页第490页第491页第492页第493页第494页第495页第496页第497页第498页第499页第500页第501页第502页第503页第504页第505页第506页第507页第508页第509页第510页第511页第512页第513页第514页第515页第516页第517页第518页第519页第520页第521页第522页第523页第524页第525页第526页第527页第528页第529页第530页第531页第532页第533页第534页第535页第536页第537页第538页第539页第540页第541页第542页第543页第544页第545页第546页第547页第548页第549页第550页第551页第552页第553页第554页第555页第556页第557页第558页第559页第560页第561页第562页第563页第564页第565页第566页第567页第568页第569页第570页第571页第572页第573页第574页第575页第576页第577页第578页第579页第580页第581页第582页第583页第584页第585页第586页第587页第588页第589页第590页第591页第592页第593页第594页第595页第596页第597页第598页第599页第600页第601页第602页第603页第604页第605页第606页第607页第608页第609页第610页第611页第612页第613页第614页第615页第616页
MC68F375
CDR MoneT FLASH FOR THE IMB3 (CMFI)
MOTOROLA
REFERENCE MANUAL
Rev. 25 June 03
10-35
10.6.7.2 Erase Margin Reads
The CMFI EEPROM provides an erase margin read with electrical margin for the erase
state. Erase margin reads provide sufficient margin to assure specified data retention.
The erase margin read is enabled when SES = 1 and the erase write has occurred.
The erase margin read and subsequent on page erase verify reads will return a 0 for
any bit that has not completely erased. Bits that have completed erasing will read as
a 1. To increase the access time of the erase margin read the access time shall be 16
clocks instead of the usual number of clocks as determined by WAIT[1:0] for the first
read access. The erase margin read occurs while doing the transfer from the array to
the burst buffer. All locations within the block(s) that are being erased must read as a
1 to determine that no more erase pulses are required.
10.6.7.3 Erasing Shadow Information Words
The shadow information words are erased with either CMFI array block 0 or block 2
depending upon the array configuration. To verify that the shadow information words
are erased the SIE bit in CMFIMCR should be set to 1 during the erase margin read
while the shadow information is read. For the erase operation to be completed block
0 or 2 must also be fully verified.
Setting SIE = 1 will disable normal array access and should be cleared after verifying
the shadow information.
10.6.8 Stop Operation
The CMFI EEPROM goes into a low power operation, or stop operation, while STOP
= 1. Setting STOP to 1 will clear EHV to a 0. When the STOP bit is set only the control
registers can be accessed on the CMFI EEPROM. The CMFI EEPROM array may not
be programmed, erased or read while STOP = 1. With STOP = 1 and LOCK = 1 the
array may be mapped to another location in the memory map, and the array Address
Space may be changed. During stop operation the CMFI may enter low power stop
clock operation.
10.6.8.1 Low Power Stop Clock Operation
The low power stop clock operation is the lowest power configuration of the CMFI
EEPROM, disabling the internal clock. This operation is entered when STOP = 1 and
the correct system clock disable (ICLKDIS[N]) is asserted and HVS = 0. The BIU will
disable the system clock to the state machine at the completion of required functions
to protect the CMFI EEPROM after the STOP bit is set and ICLKDIS[N] is asserted.
Once the CMFI EEPROM is in low power stop clock operation, all accesses by the
IMB3 will be ignored, and AACKB will not be asserted until ICLKDIS[N] is cleared by
the IM. When ICLKDIS[N] is cleared, the internal clocks will be enabled and the CMFI
EEPROM register control block will respond to IMB3 accesses.
10.6.8.2 STOP Recovery
The CMFI requires 16 clocks after writing STOP = 0 prior to a normal CMFI EEPROM
array read. The access time of the first CMFI array read shall be 16 clocks instead of
the usual number of clocks as determined by WAIT[1:0]. To meet this requirement the
F
re
e
sc
a
le
S
e
m
ic
o
n
d
u
c
to
r,
I
Freescale Semiconductor, Inc.
For More Information On This Product,
Go to: www.freescale.com
n
c
..
.
相关PDF资料
PDF描述
MC68340CFE16E IC MPU W/DMA 16MHZ 144-CQFP
MPC860PVR50D4 IC MPU POWERQUICC 50MHZ 357PBGA
MPC860PZQ50D4 IC MPU POWERQUICC 50MHZ 357PBGA
XC4085XL-2BG560I IC FPGA I-TEMP 3.3V 2SPD 560MBGA
XC4085XL-2BG560C IC FPGA C-TEMP 3.3V 2SPD 560MBGA
相关代理商/技术参数
参数描述
MC68F375BGMVR33R 功能描述:32位微控制器 - MCU 32B 256KFLASH 8K 2K RAM RoHS:否 制造商:Texas Instruments 核心:C28x 处理器系列:TMS320F28x 数据总线宽度:32 bit 最大时钟频率:90 MHz 程序存储器大小:64 KB 数据 RAM 大小:26 KB 片上 ADC:Yes 工作电源电压:2.97 V to 3.63 V 工作温度范围:- 40 C to + 105 C 封装 / 箱体:LQFP-80 安装风格:SMD/SMT
MC68F375BGMZP33 功能描述:32位微控制器 - MCU 32B 256KFLASH 8K 2K RAM RoHS:否 制造商:Texas Instruments 核心:C28x 处理器系列:TMS320F28x 数据总线宽度:32 bit 最大时钟频率:90 MHz 程序存储器大小:64 KB 数据 RAM 大小:26 KB 片上 ADC:Yes 工作电源电压:2.97 V to 3.63 V 工作温度范围:- 40 C to + 105 C 封装 / 箱体:LQFP-80 安装风格:SMD/SMT
MC68F375MZP33R2 功能描述:IC MPU 32BIT 33MHZ 217-PBGA RoHS:否 类别:集成电路 (IC) >> 嵌入式 - 微处理器 系列:M683xx 标准包装:1 系列:MPC85xx 处理器类型:32-位 MPC85xx PowerQUICC III 特点:- 速度:1.2GHz 电压:1.1V 安装类型:表面贴装 封装/外壳:783-BBGA，FCBGA 供应商设备封装:783-FCPBGA（29x29） 包装:托盘
MC68H(R)C08JK1 制造商:MOTOROLA 制造商全称:Motorola, Inc 功能描述:HCMOS Microcontroller Unit
MC68H(R)C08JK3 制造商:MOTOROLA 制造商全称:Motorola, Inc 功能描述:HCMOS Microcontroller Unit
发布紧急采购，3分钟左右您将得到回复。

采购需求

(若只采购一条型号，填写一行即可)

发布成功！您可以继续发布采购。也可以进入我的后台，查看报价

发布成功！您可以继续发布采购。也可以进入我的后台，查看报价

*型号 *数量 厂商 批号 封装
添加更多采购

我的联系方式

*
*
*