参数资料
| 型号： | MC68HC000IEI16 |
| 厂商： | Freescale Semiconductor |
| 文件页数： | 60/189页 |
| 文件大小： | 0K |
| 描述： | IC MPU 32BIT 68-PLCC |
| 标准包装： | 18 |
| 系列： | M680x0 |
| 处理器类型： | M680x0 32-位 |
| 速度： | 16MHz |
| 电压： | 3.3V，5V |
| 安装类型： | 表面贴装 |
| 封装/外壳： | 68-LCC（J 形引线） |
| 供应商设备封装： | 68-PLCC（25x25） |
| 包装： | 管件 |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页当前第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页第144页第145页第146页第147页第148页第149页第150页第151页第152页第153页第154页第155页第156页第157页第158页第159页第160页第161页第162页第163页第164页第165页第166页第167页第168页第169页第170页第171页第172页第173页第174页第175页第176页第177页第178页第179页第180页第181页第182页第183页第184页第185页第186页第187页第188页第189页
10-12
M68000 8-/16-/32-BIT MICROPROCESSORS USER'S MANUAL
MOTOROLA
Num
Characteristic
8 MHz*
10 MHz*
12.5 MHz*
16.67 MHz
12F
16 MHz
20 MHz
Unit
Min
Max
Min
Max
Min
Max
Min
Max
Min
Max
Min
Max
475
Asynchronous Input Setup
Time
10
—
10
—
10
—
10
—
5—
5—ns
482,3
BERR Asserted to DTACK
Asserted
20
—
20
—
20
—
10
—
10
—
10
—
ns
482,3,5 DTACK Asserted to BERR
Asserted (MC68010 Only)
—80—55
—35——
——
ns
499
AS, DS, Negated to E Low
-70
70
-55
55
-45
45
-35
35
-35
35
–30
30
ns
50
E Width High
450
—
350
—
280
—
220
—
220
—
190
—
ns
51
E Width Low
700
—
550
—
440
—
340
—
340
—
290
—
ns
53
Data-Out Hold from Clock
High
0—
0—ns
54
E Low to Data-Out Invalid
30
—
20
—
15
—
10
—
10
—
5
—
ns
55
R/ W Asserted to Data Bus
Impedance Change
30
—
20
—
10
—0
—
ns
564
HALT ( RESET Pulse Width
10
—
10
—
10
—
10
—
10
—
10
—
clks
57
BGACK Negated to AS, DS ,
R/ W Driven
1.5
—
1.5
—
1.5
—
1.5
—
1.5
—
1.5
—
clks
57A
BGACK Negated to FC, VMA
Driven
1
—
1
—
1
—
1
—
1
—
1
—
clks
587
BR Negated to AS , DS, R/ W
Driven
1.5
—
1.5
—
1.5
—
1.5
—
1.5
—
1.5
—
clks
58A7
BR Negated to FC, AS Driven
1
—
1
—
1
—
1
—
1
—
1
—
clks
*These specifications represent improvement over previously published specifications for the 8-, 10-, and 12.5-MHz
MC68000 and are valid only for product bearing date codes of 8827 and later.
** This frequency applies only to MC68HC000 and MC68HC001.
NOTES:
1. For a loading capacitance of less than or equal to 50 pF, subtract 5 ns from the value given in the maximum
columns.
2. Actual value depends on clock period.
3. If #47 is satisfied for both DTACK and BERR , #48 may be ignored. In the absence of DTACK , BERR is an
asynchronous input using the asynchronous input setup time (#47).
4. For power-up, the MC68000 must be held in the reset state for 100 ms to allow stabilization of on-chip
circuitry. After the system is powered up, #56 refers to the minimum pulse width required to reset the
processor.
5. If the asynchronous input setup time (#47) requirement is satisfied for DTACK, the DTACK asserted to data
setup time (#31) requirement can be ignored. The data must only satisfy the data-in to clock low setup time
(#27) for the following clock cycle.
6. When AS and R/W are equally loaded (
±20;pc), subtract 5 ns from the values given in these columns.
7. The processor will negate BG and begin driving the bus again if external arbitration logic negates BR before
asserting BGACK.
8. The minimum value must be met to guarantee proper operation. If the maximum value is exceeded, BG may
be reasserted.
9. The falling edge of S6 triggers both the negation of the strobes ( AS and DS ) and the falling edge of E. Either
of these events can occur first, depending upon the loading on each signal. Specification #49 indicates the
absolute maximum skew that will occur between the rising edge of the strobes and the falling edge of E.
10. 245 ns for the MC68008.
11. 50 ns for the MC68008
12. 50 ns for the MC68008.
F
re
e
sc
a
le
S
e
m
ic
o
n
d
u
c
to
r,
I
Freescale Semiconductor, Inc.
For More Information On This Product,
Go to: www.freescale.com
n
c
..
.
相关PDF资料 |
PDF描述 |
|---|---|
| MC68HC000EI16R2 | IC MPU 32BIT 16MHZ 68-PLCC |
| RMC36DTEH | CONN EDGECARD 72POS .100 EYELET |
| FMC43DREI-S13 | CONN EDGECARD 86POS .100 EXTEND |
| RMC35DTEF | CONN EDGECARD 70POS .100 EYELET |
| FMC44DREN | CONN EDGECARD 88POS .100 EYELET |
相关代理商/技术参数 |
参数描述 |
|---|---|
| MC68HC000IEI16R | 功能描述:微处理器 - MPU 16-BIT MPU RoHS:否 制造商:Atmel 处理器系列:SAMA5D31 核心:ARM Cortex A5 数据总线宽度:32 bit 最大时钟频率:536 MHz 程序存储器大小:32 KB 数据 RAM 大小:128 KB 接口类型:CAN, Ethernet, LIN, SPI,TWI, UART, USB 工作电源电压:1.8 V to 3.3 V 最大工作温度:+ 85 C 安装风格:SMD/SMT 封装 / 箱体:FBGA-324 |
| MC68HC000IFN16R2 | 制造商:Rochester Electronics LLC 功能描述:- Bulk |
| MC68HC000P10 | 制造商:Motorola Inc 功能描述: |
| MC68HC000P12 | 制造商:MOTOROLA 制造商全称:Motorola, Inc 功能描述:Addendum to M68000 User Manual |
| MC68HC000P16 | 制造商:Motorola Inc 功能描述: |
发布紧急采购，3分钟左右您将得到回复。