- 您现在的位置：买卖IC网 > PDF目录3977 > MC68HC000IEI16R (Freescale Semiconductor)IC MPU 32BIT 16MHZ 68-PLCC PDF资料下载
参数资料
| 型号： | MC68HC000IEI16R |
| 厂商： | Freescale Semiconductor |
| 文件页数： | 161/189页 |
| 文件大小： | 0K |
| 描述： | IC MPU 32BIT 16MHZ 68-PLCC |
| 标准包装： | 250 |
| 系列： | M680x0 |
| 处理器类型： | M680x0 32-位 |
| 速度： | 16MHz |
| 电压： | 3.3V，5V |
| 安装类型： | 表面贴装 |
| 封装/外壳： | 68-LCC（J 形引线） |
| 供应商设备封装： | 68-PLCC（25x25） |
| 包装： | 带卷 (TR) |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页第144页第145页第146页第147页第148页第149页第150页第151页第152页第153页第154页第155页第156页第157页第158页第159页第160页当前第161页第162页第163页第164页第165页第166页第167页第168页第169页第170页第171页第172页第173页第174页第175页第176页第177页第178页第179页第180页第181页第182页第183页第184页第185页第186页第187页第188页第189页
MOTOROLA
M68000 8-/16-/32-BIT MICROPROCESSORS USER'S MANUAL
5- 27
S0
S2
S4
S6
CLK
FC2–FC0
A23–A1
S0
S2
S4
S6
AS
R/W
DTACK
D0–D15
BERR
HALT
UDS
LDS
RETRY
HALT
READ
Figure 5-28. Delayed Retry Bus Cycle Timing Diagram
The processor terminates the bus cycle, then puts the address and data lines in the high-
impedance state. The processor remains in this state until HALT is negated. Then the
processor retries the preceding cycle using the same function codes, address, and data
(for a write operation). BERR should be negated at least one clock cycle before HALT is
negated.
NOTE
To guarantee that the entire read-modify-write cycle runs
correctly and that the write portion of the operation is
performed without negating the address strobe, the processor
does not retry a read-modify-write cycle. When a bus error
occurs during a read-modify-write operation, a bus error
operation is performed whether or not HALT is asserted.
5.4.3 Halt Operation (
HALT)
HALT performs a halt/run/single-step operation similar to the halt operation of an
MC68000. When HALT is asserted by an external device, the processor halts and remains
halted as long as the signal remains asserted, as shown in Figure 5-29.
F
re
e
sc
a
le
S
e
m
ic
o
n
d
u
c
to
r,
I
Freescale Semiconductor, Inc.
For More Information On This Product,
Go to: www.freescale.com
n
c
..
.
相关PDF资料 |
PDF描述 |
|---|---|
| IDT7016L15G | IC SRAM 144KBIT 15NS 68PGA |
| IDT70V9289L6PRF | IC SRAM 1MBIT 6NS 128TQFP |
| IDT70V3579S4BCG | IC SRAM 1.125MBIT 4NS 256BGA |
| IDT70V3579S4BC | IC SRAM 1.125MBIT 4NS 256BGA |
| IDT70V3389S4BCG | IC SRAM 1.125MBIT 4NS 256BGA |
相关代理商/技术参数 |
参数描述 |
|---|---|
| MC68HC000IFN16R2 | 制造商:Rochester Electronics LLC 功能描述:- Bulk |
| MC68HC000P10 | 制造商:Motorola Inc 功能描述: |
| MC68HC000P12 | 制造商:MOTOROLA 制造商全称:Motorola, Inc 功能描述:Addendum to M68000 User Manual |
| MC68HC000P16 | 制造商:Motorola Inc 功能描述: |
| MC68HC000P20 | 制造商:MOTOROLA 制造商全称:Motorola, Inc 功能描述:Addendum to M68000 User Manual |
发布紧急采购，3分钟左右您将得到回复。