- 您现在的位置：买卖IC网 > PDF目录80364 > MC68HC05JP6CDW (FREESCALE SEMICONDUCTOR INC) 8-BIT, MROM, 2.1 MHz, MICROCONTROLLER, PDSO28 PDF资料下载
参数资料
| 型号： | MC68HC05JP6CDW |
| 厂商： | FREESCALE SEMICONDUCTOR INC |
| 元件分类： | 微控制器/微处理器 |
| 英文描述： | 8-BIT, MROM, 2.1 MHz, MICROCONTROLLER, PDSO28 |
| 封装： | SOIC-28 |
| 文件页数： | 3/216页 |
| 文件大小： | 1763K |
| 代理商： | MC68HC05JP6CDW |
第1页第2页当前第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页第144页第145页第146页第147页第148页第149页第150页第151页第152页第153页第154页第155页第156页第157页第158页第159页第160页第161页第162页第163页第164页第165页第166页第167页第168页第169页第170页第171页第172页第173页第174页第175页第176页第177页第178页第179页第180页第181页第182页第183页第184页第185页第186页第187页第188页第189页第190页第191页第192页第193页第194页第195页第196页第197页第198页第199页第200页第201页第202页第203页第204页第205页第206页第207页第208页第209页第210页第211页第212页第213页第214页第215页第216页
NON-DISCLOSURE
AGREEMENT
REQUIRED
Parallel Input/Output
General Release Specification
MC68HC05JJ6/MC68HC05JP6 — Rev. 3.2
100
Parallel Input/Output
Freescale Semiconductor
7.5.2 Data Direction Register C
The contents of the port C data direction register (DDRC) determine
whether each port C pin is an input or an output. Writing a logic one to a
DDRC bit enables the output buffer for the associated port C pin. A
DDRC bit set to a logic one also disables the pulldown device for that pin.
Writing a logic zero to a DDRC bit disables the output buffer for the
associated port C pin. A reset initializes all DDRC bits to logic zeros,
configuring all port C pins as inputs.
DDRC7–DDRC0 — Port C Data Direction Bits
These read/write bits control port C data direction. Reset clears the
DDRC7–DDRC0 bits.
1 = Corresponding port C pin congured as output and pulldown
device disabled
0 = Corresponding port C pin congured as input
7.5.3 Port C Pulldown Devices
All port C pins can have software programmable pulldown devices
enabled or disabled by the software pulldown inhibit mask option. When
enabled these pulldowns can sink approximately 100
A. These
pulldown devices are controlled by the write-only pulldown register A
(PDRA) shown in Figure 7-3. PDICH controls the upper four pins
(PC7:PC4) and PDICL controls the lower four pins (PC3:PC0). Clearing
the PDICH or PDICL bits in the PDRA turns on the pulldown devices if
the port C pin is an input. Reading the PDRA returns undefined results
since it is a write-only register. Reset clears the PDICH and PDICL bits,
which turns on all the port C pulldown devices.
$0006
Bit 7
654321
Bit 0
Read:
DDRC7
DDRC6
DDRC5
DDRC4
DDRC3
DDRC2
DDRC1
DDRC0
Write:
Reset:
00000000
Figure 7-14. Data Direction Register C (DDRC)
相关PDF资料 |
PDF描述 |
|---|---|
| MC9S12C96CPB25 | 16-BIT, FLASH, 25 MHz, MICROCONTROLLER, PQFP52 |
| MC9S12C96PMPB16 | 16-BIT, FLASH, 16 MHz, MICROCONTROLLER, PQFP52 |
| MC9S12GC16PMFU25 | 16-BIT, FLASH, 25 MHz, MICROCONTROLLER, PQFP80 |
| MC9S12GC64CPB25 | 16-BIT, FLASH, 25 MHz, MICROCONTROLLER, PQFP52 |
| MC9S12KG256CPV | 16-BIT, FLASH, 25 MHz, MICROCONTROLLER, PQFP112 |
相关代理商/技术参数 |
参数描述 |
|---|---|
| MC68HC05JP6CDWE | 制造商:FREESCALE 制造商全称:Freescale Semiconductor, Inc 功能描述:General Release Specification Microcontrollers |
| MC68HC05JP6CP | 制造商:FREESCALE 制造商全称:Freescale Semiconductor, Inc 功能描述:General Release Specification Microcontrollers |
| MC68HC05JP6CPE | 制造商:FREESCALE 制造商全称:Freescale Semiconductor, Inc 功能描述:General Release Specification Microcontrollers |
| MC68HC05K0 | 制造商:FREESCALE 制造商全称:Freescale Semiconductor, Inc 功能描述:HCMOS Microcontroller Unit |
| MC68HC05K1 | 制造商:FREESCALE 制造商全称:Freescale Semiconductor, Inc 功能描述:HCMOS Microcontroller Unit |
发布紧急采购，3分钟左右您将得到回复。