参数资料
型号: MC68HC05PV8YDWR3
厂商: FREESCALE SEMICONDUCTOR INC
元件分类: 微控制器/微处理器
英文描述: 8-BIT, MROM, 4.2 MHz, MICROCONTROLLER, PDSO28
封装: SOIC-28
文件页数: 181/201页
文件大小: 1234K
代理商: MC68HC05PV8YDWR3
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页第144页第145页第146页第147页第148页第149页第150页第151页第152页第153页第154页第155页第156页第157页第158页第159页第160页第161页第162页第163页第164页第165页第166页第167页第168页第169页第170页第171页第172页第173页第174页第175页第176页第177页第178页第179页第180页当前第181页第182页第183页第184页第185页第186页第187页第188页第189页第190页第191页第192页第193页第194页第195页第196页第197页第198页第199页第200页第201页
Technical Data
MC68HC(8)05PV8/A — Rev. 1.9
80
Resets
MOTOROLA
NO
NDISCLOSURE
AGREEMENT
REQUIRED
5.5 Internal Resets
The eight internally generated resets are the initial power-on reset
function, the COP watchdog timer reset, the illegal address detector,
clock-monitor, the high temperature reset, high voltage reset,
low-voltage reset, and the disabled STOP instruction.
When forcing RESET externally to VDD, all temperature, voltage and
clock-monitor dependent reset sources are disabled. In this case, the
internal pull-down device tries to pull down the pin until the next
recognized internal reset, which leads to some power-consumption.
5.6 Power-On Reset (POR)
The internal POR is generated on power-up to allow the clock oscillator
to stabilize. The POR is strictly for power turn-on conditions and is not
able to detect a drop in the power supply voltage (brown-out). There is
an oscillator stabilization delay of tPORLafter the oscillator becomes
active. See Figure 5-2 for details. TPORLis 4064 internal processor clock
cycles.
The POR generates the RST signal which resets the CPU. If any other
reset function is active at the end of this tPORL delay, the RST signal
remains in the reset condition until the other reset condition(s) ends.
POR activates the RESET pin pull-down device connected to the pin.
VDD must drop below VPOR in order for the internal POR circuit to detect
the next rise of VDD.
INTERNAL
RESETS
RESET
PIN
VDD
INTERNAL
RESET
LOGIC
INTERNAL
PULLUP
相关PDF资料
PDF描述
MC68HC805PV8YDWR3 8-BIT, EEPROM, 4.2 MHz, MICROCONTROLLER, PDSO28
MC68HC05PV8YDWR2 8-BIT, MROM, 4.2 MHz, MICROCONTROLLER, PDSO28
MCHC908AB32MFUR2 8-BIT, FLASH, 8.4 MHz, MICROCONTROLLER, PQFP64
MC908AB32MFUE 8-BIT, FLASH, 8.4 MHz, MICROCONTROLLER, PQFP64
MCHC908AB32VPBR2 8-BIT, FLASH, 8.4 MHz, MICROCONTROLLER, PQFP64
相关代理商/技术参数
参数描述
MC68HC05RC16 制造商:FREESCALE 制造商全称:Freescale Semiconductor, Inc 功能描述:General Release Specification
MC68HC05RC16DW 制造商:FREESCALE 制造商全称:Freescale Semiconductor, Inc 功能描述:General Release Specification
MC68HC05RC16FN 制造商:FREESCALE 制造商全称:Freescale Semiconductor, Inc 功能描述:General Release Specification
MC68HC05RC16P 制造商:FREESCALE 制造商全称:Freescale Semiconductor, Inc 功能描述:General Release Specification
MC68HC05RC8 制造商:FREESCALE 制造商全称:Freescale Semiconductor, Inc 功能描述:General Release Specification