参数资料
型号: MC68HC08AS32AFNE
厂商: FREESCALE SEMICONDUCTOR INC
元件分类: 微控制器/微处理器
英文描述: 8-BIT, MROM, 8.4 MHz, MICROCONTROLLER, PQCC52
封装: PLASTIC, LCC-52
文件页数: 17/296页
文件大小: 3608K
代理商: MC68HC08AS32AFNE
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页当前第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页第144页第145页第146页第147页第148页第149页第150页第151页第152页第153页第154页第155页第156页第157页第158页第159页第160页第161页第162页第163页第164页第165页第166页第167页第168页第169页第170页第171页第172页第173页第174页第175页第176页第177页第178页第179页第180页第181页第182页第183页第184页第185页第186页第187页第188页第189页第190页第191页第192页第193页第194页第195页第196页第197页第198页第199页第200页第201页第202页第203页第204页第205页第206页第207页第208页第209页第210页第211页第212页第213页第214页第215页第216页第217页第218页第219页第220页第221页第222页第223页第224页第225页第226页第227页第228页第229页第230页第231页第232页第233页第234页第235页第236页第237页第238页第239页第240页第241页第242页第243页第244页第245页第246页第247页第248页第249页第250页第251页第252页第253页第254页第255页第256页第257页第258页第259页第260页第261页第262页第263页第264页第265页第266页第267页第268页第269页第270页第271页第272页第273页第274页第275页第276页第277页第278页第279页第280页第281页第282页第283页第284页第285页第286页第287页第288页第289页第290页第291页第292页第293页第294页第295页第296页
MC68HC08AS32A — Rev. 1.1
Data Sheet
Freescale Semiconductor
113
The discrepancy in these definitions makes it difficult to specify an acquisition or
lock time for a typical PLL. Therefore, the definitions for acquisition and lock times
for this module are:
Acquisition time, tACQ, is the time the PLL takes to reduce the error between
the actual output frequency and the desired output frequency to less than
the tracking mode entry tolerance,
TRK. Acquisition time is based on an
initial frequency error, [(fDES – fORIG)/fDES], of not more than ±100%. In
automatic bandwidth control mode (see 5.3.2.3 Automatic and Manual
PLL Bandwidth Modes), acquisition time expires when the ACQ bit
becomes set in the PLL bandwidth control register (PBWC).
Lock time, tLock, is the time the PLL takes to reduce the error between the
actual output frequency and the desired output frequency to less than the
lock mode entry tolerance,
Lock. Lock time is based on an initial frequency
error, [(fDES – fORIG)/fDES], of not more than ±100%. In automatic
bandwidth control mode, lock time expires when the LOCK bit becomes set
in the PLL bandwidth control register (PBWC). (See 5.3.2.3 Automatic and
Obviously, the acquisition and lock times can vary according to how large the
frequency error is and may be shorter or longer in many cases.
5.9.2 Parametric Influences on Reaction Time
Acquisition and lock times are designed to be as short as possible while still
providing the highest possible stability. These reaction times are not constant,
however. Many factors directly and indirectly affect the acquisition time.
The most critical parameter which affects the PLL reaction times is the reference
frequency, fRDV. This frequency is the input to the phase detector and controls how
often the PLL makes corrections. For stability, the corrections must be small
compared to the desired frequency, so several corrections are required to reduce
the frequency error. Therefore, the slower the reference the longer it takes to make
these corrections. This parameter is also under user control via the choice of an
external crystal frequency, fXCLK.
Another critical parameter is the external filter capacitor. The PLL modifies the
voltage on the VCO by adding or subtracting charge from this capacitor. Therefore,
the rate at which the voltage changes for a given frequency error (thus change in
charge) is proportional to the capacitor size. The size of the capacitor also is related
to the stability of the PLL. If the capacitor is too small, the PLL cannot make small
enough adjustments to the voltage and the system cannot lock. If the capacitor is
too large, the PLL may not be able to adjust the voltage in a reasonable time. (See
Also important is the operating voltage potential applied to the PLL analog portion
potential (VDDA/VDDAREF). Typically, VDDA/VDDAREF is at the same potential as
VDD. The power supply potential alters the characteristics of the PLL. A fixed value
相关PDF资料
PDF描述
MC9S08GB32CFUE 8-BIT, FLASH, 20 MHz, MICROCONTROLLER, PQFP64
MC9S08RE8CFGE 8-BIT, FLASH, 8 MHz, MICROCONTROLLER, PQFP44
MCF5272VM66 32-BIT, 66 MHz, RISC PROCESSOR, PBGA196
MC9S12Q64MFA8 16-BIT, FLASH, 8 MHz, MICROCONTROLLER, PQFP48
M38D28G8-XXXHP 8-BIT, FLASH, 6.25 MHz, MICROCONTROLLER, PQFP64
相关代理商/技术参数
参数描述
MC68HC08AZ0 制造商:MOTOROLA 制造商全称:Motorola, Inc 功能描述:Advance Information
MC68HC08AZ0CFU 制造商:MOTOROLA 制造商全称:Motorola, Inc 功能描述:Advance Information
MC68HC08AZ16 制造商:MOTOROLA 制造商全称:Motorola, Inc 功能描述:HCMOS Microcontroller Unit
MC68HC08AZ24 制造商:MOTOROLA 制造商全称:Motorola, Inc 功能描述:HCMOS Microcontroller Unit
MC68HC08AZ32 制造商:FREESCALE 制造商全称:Freescale Semiconductor, Inc 功能描述:Advance Information