- 您现在的位置：买卖IC网 > PDF目录3975 > MC68LC040FE40A (Freescale Semiconductor)IC MPU 32BIT 40MHZ 184-CQFP PDF资料下载
参数资料
| 型号： | MC68LC040FE40A |
| 厂商： | Freescale Semiconductor |
| 文件页数： | 80/442页 |
| 文件大小： | 0K |
| 描述： | IC MPU 32BIT 40MHZ 184-CQFP |
| 标准包装： | 24 |
| 系列： | M680x0 |
| 处理器类型： | M680x0 32-位 |
| 速度： | 40MHz |
| 电压： | 5V |
| 安装类型： | 表面贴装 |
| 封装/外壳： | 184-BCQFP |
| 供应商设备封装： | 184-CQFP（31.3x31.3） |
| 包装： | 托盘 |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页当前第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页第144页第145页第146页第147页第148页第149页第150页第151页第152页第153页第154页第155页第156页第157页第158页第159页第160页第161页第162页第163页第164页第165页第166页第167页第168页第169页第170页第171页第172页第173页第174页第175页第176页第177页第178页第179页第180页第181页第182页第183页第184页第185页第186页第187页第188页第189页第190页第191页第192页第193页第194页第195页第196页第197页第198页第199页第200页第201页第202页第203页第204页第205页第206页第207页第208页第209页第210页第211页第212页第213页第214页第215页第216页第217页第218页第219页第220页第221页第222页第223页第224页第225页第226页第227页第228页第229页第230页第231页第232页第233页第234页第235页第236页第237页第238页第239页第240页第241页第242页第243页第244页第245页第246页第247页第248页第249页第250页第251页第252页第253页第254页第255页第256页第257页第258页第259页第260页第261页第262页第263页第264页第265页第266页第267页第268页第269页第270页第271页第272页第273页第274页第275页第276页第277页第278页第279页第280页第281页第282页第283页第284页第285页第286页第287页第288页第289页第290页第291页第292页第293页第294页第295页第296页第297页第298页第299页第300页第301页第302页第303页第304页第305页第306页第307页第308页第309页第310页第311页第312页第313页第314页第315页第316页第317页第318页第319页第320页第321页第322页第323页第324页第325页第326页第327页第328页第329页第330页第331页第332页第333页第334页第335页第336页第337页第338页第339页第340页第341页第342页第343页第344页第345页第346页第347页第348页第349页第350页第351页第352页第353页第354页第355页第356页第357页第358页第359页第360页第361页第362页第363页第364页第365页第366页第367页第368页第369页第370页第371页第372页第373页第374页第375页第376页第377页第378页第379页第380页第381页第382页第383页第384页第385页第386页第387页第388页第389页第390页第391页第392页第393页第394页第395页第396页第397页第398页第399页第400页第401页第402页第403页第404页第405页第406页第407页第408页第409页第410页第411页第412页第413页第414页第415页第416页第417页第418页第419页第420页第421页第422页第423页第424页第425页第426页第427页第428页第429页第430页第431页第432页第433页第434页第435页第436页第437页第438页第439页第440页第441页第442页
7- 28
M68040 USER’S MANUAL
MOTOROLA
Clock 2 (C2)
During the first half of the first clock cycle after C1, the processor negates TS. The
selected device uses R/W, SIZ1, SIZ0, A1, and A0 to place its information on the data
bus. With the exception of R/W , these signals also select any or all of the bytes (D24–
D31, D16–D23, D15–D8, and D7–D0). Concurrently, the selected device asserts TA. At
the end of the first clock cycle after C1, the processor samples the level of TA and
latches the current value on the data bus. If TA is asserted, the read transfer terminates,
and the latched data is passed to the appropriate memory unit. If TA is not recognized
asserted, the processor ignores the data and appends a wait state instead of
terminating the transfer. The processor continues to sample TA on successive rising
edges of BCLK until TA is recognized as asserted. The latched data is then passed to
the appropriate memory unit. If more than one read cycle is required to read in the
operand(s), C1 and C2 are repeated accordingly.
When the processor recognizes TA at the end of the last read transfer for the locked
bus cycle, it negates TIP during the first half of the next clock.
Clock Idle (CI)
The processor does not assert any new control signals during the idle clock states, but it
may begin the modify portion of the cycle at this time. The R/W signal remains in the
read mode until C3 to prevent bus conflicts with the preceding read portion of the cycle;
the data bus is not driven until C4.
Clock 3 (C3)
During the first half of C3, the processor places valid values on the address bus and
transfer attributes and drives R/W low for a write cycle. The processor asserts TS to
indicate the beginning of a bus cycle. The TIP signal is also asserted at this time to
indicate that a bus cycle is active.
LOCKE is asserted during C3 for the last write transfer of the locked sequence. If
multiple write transfers are required for misaligned operands or multiple operands,
LOCKE is asserted only for the final write transfer. The external arbiter can use this
indication to distinguish between two back-to-back locked bus cycles and allow
arbitration between them.
Clock 4 (C4)
During the first half of C4, the processor negates TS and drives the appropriate bytes of
the data bus with the data to be written. All other bytes are driven with undefined values.
The selected device uses R/W , SIZ1, SIZ0, A1, and A0 to latch the information on the
data bus. Any or all of the bytes (D31–D24, D23–D16, D15–D8, and D7–D0) are
selected by SIZ1, SIZ0, A1, and A0. Concurrently, the selected device asserts TA. At
the end of C4, the processor samples the level of TA; if TA is asserted, the bus cycle
terminates. If TA is not recognized asserted at the end of C4, the processor appends a
wait state instead of terminating the transfer. The processor continues to sample the TA
signal on successive rising edges of BCLK until it is recognized asserted.
F
re
e
sc
a
le
S
e
m
ic
o
n
d
u
c
to
r,
I
Freescale Semiconductor, Inc.
For More Information On This Product,
Go to: www.freescale.com
n
c
..
.
相关PDF资料 |
PDF描述 |
|---|---|
| MC68LC040FE20A | IC MPU 32BIT 20MHZ 184-CQFP |
| IDT7016L20G | IC SRAM 144KBIT 20NS 68PGA |
| MC68360CZP25L | IC MPU QUICC 25MHZ 357-PBGA |
| 20-668-0003 | IC CPU RABBIT2000 30MHZ 100PQFP |
| AMM36DRES | CONN EDGECARD 72POS .156 EYELET |
相关代理商/技术参数 |
参数描述 |
|---|---|
| MC68LC040RC20A | 功能描述:IC MPU 32BIT 20MHZ 179-PGA RoHS:否 类别:集成电路 (IC) >> 嵌入式 - 微处理器 系列:M680x0 标准包装:1 系列:MPC85xx 处理器类型:32-位 MPC85xx PowerQUICC III 特点:- 速度:1.2GHz 电压:1.1V 安装类型:表面贴装 封装/外壳:783-BBGA，FCBGA 供应商设备封装:783-FCPBGA（29x29） 包装:托盘 |
| MC68LC040RC25A | 功能描述:微处理器 - MPU 32B W/ CACHE MMU RoHS:否 制造商:Atmel 处理器系列:SAMA5D31 核心:ARM Cortex A5 数据总线宽度:32 bit 最大时钟频率:536 MHz 程序存储器大小:32 KB 数据 RAM 大小:128 KB 接口类型:CAN, Ethernet, LIN, SPI,TWI, UART, USB 工作电源电压:1.8 V to 3.3 V 最大工作温度:+ 85 C 安装风格:SMD/SMT 封装 / 箱体:FBGA-324 |
| MC68LC040RC33A | 功能描述:微处理器 - MPU 32B W/ CACHE MMU RoHS:否 制造商:Atmel 处理器系列:SAMA5D31 核心:ARM Cortex A5 数据总线宽度:32 bit 最大时钟频率:536 MHz 程序存储器大小:32 KB 数据 RAM 大小:128 KB 接口类型:CAN, Ethernet, LIN, SPI,TWI, UART, USB 工作电源电压:1.8 V to 3.3 V 最大工作温度:+ 85 C 安装风格:SMD/SMT 封装 / 箱体:FBGA-324 |
| MC68LC040RC40A | 功能描述:微处理器 - MPU 32B W/ CACHE MMU RoHS:否 制造商:Atmel 处理器系列:SAMA5D31 核心:ARM Cortex A5 数据总线宽度:32 bit 最大时钟频率:536 MHz 程序存储器大小:32 KB 数据 RAM 大小:128 KB 接口类型:CAN, Ethernet, LIN, SPI,TWI, UART, USB 工作电源电压:1.8 V to 3.3 V 最大工作温度:+ 85 C 安装风格:SMD/SMT 封装 / 箱体:FBGA-324 |
| MC68LC060BRC66 | 功能描述:微处理器 - MPU 32B W/ CACHE MMU RoHS:否 制造商:Atmel 处理器系列:SAMA5D31 核心:ARM Cortex A5 数据总线宽度:32 bit 最大时钟频率:536 MHz 程序存储器大小:32 KB 数据 RAM 大小:128 KB 接口类型:CAN, Ethernet, LIN, SPI,TWI, UART, USB 工作电源电压:1.8 V to 3.3 V 最大工作温度:+ 85 C 安装风格:SMD/SMT 封装 / 箱体:FBGA-324 |
发布紧急采购，3分钟左右您将得到回复。