参数资料
型号: MC68VZ328CVF33V
厂商: MOTOROLA INC
元件分类: 微控制器/微处理器
英文描述: MICROCONTROLLER, PBGA144
封装: 13 X 13 MM, 1 MM PITCH, MOLD ARRAY PROCESS, PLASTIC, BGA-144
文件页数: 63/284页
文件大小: 5173K
代理商: MC68VZ328CVF33V
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页当前第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页第144页第145页第146页第147页第148页第149页第150页第151页第152页第153页第154页第155页第156页第157页第158页第159页第160页第161页第162页第163页第164页第165页第166页第167页第168页第169页第170页第171页第172页第173页第174页第175页第176页第177页第178页第179页第180页第181页第182页第183页第184页第185页第186页第187页第188页第189页第190页第191页第192页第193页第194页第195页第196页第197页第198页第199页第200页第201页第202页第203页第204页第205页第206页第207页第208页第209页第210页第211页第212页第213页第214页第215页第216页第217页第218页第219页第220页第221页第222页第223页第224页第225页第226页第227页第228页第229页第230页第231页第232页第233页第234页第235页第236页第237页第238页第239页第240页第241页第242页第243页第244页第245页第246页第247页第248页第249页第250页第251页第252页第253页第254页第255页第256页第257页第258页第259页第260页第261页第262页第263页第264页第265页第266页第267页第268页第269页第270页第271页第272页第273页第274页第275页第276页第277页第278页第279页第280页第281页第282页第283页第284页
Interrupt Controller Operation
Interrupt Controller
9-5
NOTE:
The MC68VZ328 supports the reset instruction. However, it only resets the
CPU, and the RESET pin will not go low when this instruction is issued
because it is an input-only signal.
The MC68VZ328’s RESET signal should be held low for at least 1.2 s after VDD is applied. See
selecting the optimum RESET delay. After reset, all peripheral function signals and parallel I/O signals
appear as inputs with pull-up resistors turned on, unless otherwise specified. The multiplexed, parallel I/O
D[7:0]/PA[7:0] function is controlled by the WDTH8 bit in the system control register. If the value of
WDTH8 is 0, it is D[7:0]. If WIDTH8 is 1, it is PA[7:0].
9.3.1 Operation Mode Selection During Reset
The MC68VZ328 supports three modes of operation: normal mode, emulation mode, and bootstrap mode.
The selection of the modes is controlled by the EMUIRQ, EMUBRK, and HIZ signals during system reset,
so special attention should be paid when using these signals. Refer to Chapter 2, “Signal Descriptions,” for
more information.
9.3.2 Data Bus Width for Boot Device Operation
The word size of the boot device (ROM/EPROM/FLASH) is determined by the BUSW signal. If it is high
during the rising edge of the RESET signal, the 16-bit boot device will be configured. Otherwise, it will be
configured as an 8-bit boot device.
9.4 Interrupt Controller Operation
When interrupts are received by the controller, they are prioritized, and the highest enabled, pending
interrupt is posted to the CPU. Before the CPU responds to this interrupt, the status register is copied
internally, and then the supervisor bit of the CPU status register is set, placing the processor into supervisor
mode. The CPU then responds with an interrupt acknowledge cycle in which the lower 3 bits of the address
bus reflect the priority level of the current interrupt. The interrupt controller generates a vector number
during the interrupt acknowledge cycle, and the CPU uses this vector number to generate a vector address.
Except for the reset exception, the CPU saves the current processor status, including the program counter
value (which points to the next instruction to be executed after the interrupt) and the saved copy of the
interrupt status register. The new program counter is updated to the content of the interrupt vector, which
points to the interrupt service routine. The CPU then resumes instruction execution to execute the interrupt
service routine.
9.4.1 Interrupt Priority Processing
Interrupt priority is based on the priority level of the interrupt. If the CPU is currently processing an
interrupt service routine and a higher priority interrupt is posted, the process described in Section 9.4,
“Interrupt Controller Operation,” repeats, and the higher priority interrupt is serviced. If the priority of the
newer interrupt is lower than or equal to the priority of the current interrupt, execution of the current
interrupt handler continues. The newer interrupt is postponed until its priority becomes the highest.
Interrupts within the same level should be prioritized in software by the interrupt handler. The interrupt
service routine should end with the rte instruction, which restores the processing state prior to the interrupt.
相关PDF资料
PDF描述
MC68VZ328VF33VR2 MICROCONTROLLER, PBGA144
MC68VZ328VF33V MICROCONTROLLER, PBGA144
MC68VZ328CPV33V MICROCONTROLLER, PQFP144
MC88200RC25 32-BIT, MEMORY MANAGEMENT UNIT, CPGA180
MC8DE16G5APP-0XA FLASH MEMORY DRIVE CONTROLLER, PQFP
相关代理商/技术参数
参数描述
MC68VZ328CVP 功能描述:IC MPU 32BIT 144-MAPBGA RoHS:是 类别:集成电路 (IC) >> 嵌入式 - 微处理器 系列:M683xx 标准包装:1 系列:MPC85xx 处理器类型:32-位 MPC85xx PowerQUICC III 特点:- 速度:1.2GHz 电压:1.1V 安装类型:表面贴装 封装/外壳:783-BBGA,FCBGA 供应商设备封装:783-FCPBGA(29x29) 包装:托盘
MC68VZ328CVPR2 功能描述:IC MPU 32BIT 144-MAPBGA RoHS:是 类别:集成电路 (IC) >> 嵌入式 - 微处理器 系列:M683xx 标准包装:1 系列:MPC85xx 处理器类型:32-位 MPC85xx PowerQUICC III 特点:- 速度:1.2GHz 电压:1.1V 安装类型:表面贴装 封装/外壳:783-BBGA,FCBGA 供应商设备封装:783-FCPBGA(29x29) 包装:托盘
MC68VZ328PV 制造商:Motorola Inc 功能描述:
MC68VZ328VP 功能描述:IC MPU 32BIT 144-MAPBGA RoHS:是 类别:集成电路 (IC) >> 嵌入式 - 微处理器 系列:M683xx 标准包装:1 系列:MPC85xx 处理器类型:32-位 MPC85xx PowerQUICC III 特点:- 速度:1.2GHz 电压:1.1V 安装类型:表面贴装 封装/外壳:783-BBGA,FCBGA 供应商设备封装:783-FCPBGA(29x29) 包装:托盘
MC68VZ328VPR2 功能描述:IC MPU 32BIT 144-MAPBGA RoHS:是 类别:集成电路 (IC) >> 嵌入式 - 微处理器 系列:M683xx 标准包装:1 系列:MPC85xx 处理器类型:32-位 MPC85xx PowerQUICC III 特点:- 速度:1.2GHz 电压:1.1V 安装类型:表面贴装 封装/外壳:783-BBGA,FCBGA 供应商设备封装:783-FCPBGA(29x29) 包装:托盘