- 您现在的位置：买卖IC网 > PDF目录69030 > MC68VZ328VF33VR2 (MOTOROLA INC) MICROCONTROLLER, PBGA144 PDF资料下载
参数资料
| 型号： | MC68VZ328VF33VR2 |
| 厂商： | MOTOROLA INC |
| 元件分类： | 微控制器/微处理器 |
| 英文描述： | MICROCONTROLLER, PBGA144 |
| 封装： | 13 X 13 MM, 1 MM PITCH, MOLD ARRAY PROCESS, PLASTIC, BGA-144 |
| 文件页数： | 185/284页 |
| 文件大小： | 5173K |
| 代理商： | MC68VZ328VF33VR2 |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页第144页第145页第146页第147页第148页第149页第150页第151页第152页第153页第154页第155页第156页第157页第158页第159页第160页第161页第162页第163页第164页第165页第166页第167页第168页第169页第170页第171页第172页第173页第174页第175页第176页第177页第178页第179页第180页第181页第182页第183页第184页当前第185页第186页第187页第188页第189页第190页第191页第192页第193页第194页第195页第196页第197页第198页第199页第200页第201页第202页第203页第204页第205页第206页第207页第208页第209页第210页第211页第212页第213页第214页第215页第216页第217页第218页第219页第220页第221页第222页第223页第224页第225页第226页第227页第228页第229页第230页第231页第232页第233页第234页第235页第236页第237页第238页第239页第240页第241页第242页第243页第244页第245页第246页第247页第248页第249页第250页第251页第252页第253页第254页第255页第256页第257页第258页第259页第260页第261页第262页第263页第264页第265页第266页第267页第268页第269页第270页第271页第272页第273页第274页第275页第276页第277页第278页第279页第280页第281页第282页第283页第284页
Programming Model
Universal Asynchronous Receiver/Transmitter 1 and 2
14-13
14.4.3 UART 1 Receiver Register
The UART 1 receiver (URX1) register indicates the status of the receiver FIFO and character data. The
FIFO status bits reflect the current status of the FIFO. At initial power up, these bits contain random data.
Before enabling the receiver interrupts, the UEN and RXEN bits in the USTCNT register should be set.
Reading the UART 1 receiver register initializes the FIFO status bits. The receiver interrupts can then be
enabled. However, the character status bits are only valid when read with the character bits in a 16-bit read
access. The bit position assignments for this register are shown in the following register display. The
settings for this register are described in Table 14-6.
URX1
UART 1 Receiver Register
0x(FF)FFF904
BIT
15
14
13
12
11
10
9
8
7
6
5
4
3
2
1
BIT
0
FIFO
FULL
FIFO
HALF
DATA
READY
OLD
DATA
OV
RU
N
FRAME
ERROR
BREAK
PARITY
ERROR
RX DATA
TYPE
r
rr
rrr
r
RESET
0
00
000
0
0x0000
Table 14-6. UART 1 Receiver Register Description
Name
Description
Setting
FIFO
FULL
Bit 15
FIFO Full (FIFO Status)—This read-only bit indicates that the
receiver FIFO is full and may generate an overrun. This bit gen-
erates a maskable interrupt.
0 = Receiver FIFO is not full
1 = Receiver FIFO is full
FIFO
HALF
Bit 14
FIFO Half (FIFO Status)—This read-only bit indicates that the
receiver FIFO has four or fewer slots remaining in the FIFO.
This bit generates a maskable interrupt.
0 = Receiver FIFO has more than
four slots remaining
1 = Receiver FIFO has four or fewer
slots remaining
DATA
READY
Bit 13
Data Ready (FIFO Status)—This read-only bit indicates that at
least 1 byte is present in the receive FIFO. The character bits
are valid only while this bit is set. This bit generates a maskable
interrupt.
0 = No data in the receiver FIFO
1 = Data in the receiver FIFO
OLD
DATA
Bit 12
Old Data (FIFO Status)—This read-only bit indicates that data
in the FIFO is older than 30 bit times. It is useful in situations
where the FIFO FULL or FIFO HALF interrupts are used. If
there is data in the FIFO, but the amount is below the FIFO
HALF interrupt threshold, a maskable interrupt can be gener-
ated to alert the software that unread data is present. This bit
clears when the character bits are read.
0 = FIFO is empty or the data in the
FIFO is < 30 bit times old
1 = Data in the FIFO is > 30 bit times
old
OVRUN
Bit 11
FIFO Overrun (Character Status)—This read-only bit indi-
cates that the receiver overwrote data in the FIFO. The charac-
ter with this bit set is valid, but at least one previous character
was lost. In normal circumstances, this bit should never be set.
It indicates the software is not keeping up with the incoming
data rate. This bit is updated and valid for each received char-
acter.
0 = No FIFO overrun occurred
1 = A FIFO overrun was detected
相关PDF资料 |
PDF描述 |
|---|---|
| MC68VZ328VF33V | MICROCONTROLLER, PBGA144 |
| MC68VZ328CPV33V | MICROCONTROLLER, PQFP144 |
| MC88200RC25 | 32-BIT, MEMORY MANAGEMENT UNIT, CPGA180 |
| MC8DE16G5APP-0XA | FLASH MEMORY DRIVE CONTROLLER, PQFP |
| MCAQE32G8APP-0XA | FLASH MEMORY DRIVE CONTROLLER, PQFP |
相关代理商/技术参数 |
参数描述 |
|---|---|
| MC68VZ328VP | 功能描述:IC MPU 32BIT 144-MAPBGA RoHS:是 类别:集成电路 (IC) >> 嵌入式 - 微处理器 系列:M683xx 标准包装:1 系列:MPC85xx 处理器类型:32-位 MPC85xx PowerQUICC III 特点:- 速度:1.2GHz 电压:1.1V 安装类型:表面贴装 封装/外壳:783-BBGA，FCBGA 供应商设备封装:783-FCPBGA（29x29） 包装:托盘 |
| MC68VZ328VPR2 | 功能描述:IC MPU 32BIT 144-MAPBGA RoHS:是 类别:集成电路 (IC) >> 嵌入式 - 微处理器 系列:M683xx 标准包装:1 系列:MPC85xx 处理器类型:32-位 MPC85xx PowerQUICC III 特点:- 速度:1.2GHz 电压:1.1V 安装类型:表面贴装 封装/外壳:783-BBGA，FCBGA 供应商设备封装:783-FCPBGA（29x29） 包装:托盘 |
| MC690 | 制造商:未知厂家 制造商全称:未知厂家 功能描述:INTEGRATED CIRCUITS |
| MC691 | 制造商:未知厂家 制造商全称:未知厂家 功能描述:INTEGRATED CIRCUITS |
| MC693 | 制造商:未知厂家 制造商全称:未知厂家 功能描述:INTEGRATED CIRCUITS |
发布紧急采购，3分钟左右您将得到回复。