- 您现在的位置：买卖IC网 > PDF目录11647 > MC9328MX21CJM (Freescale Semiconductor)MPU I.MX21 289-MAPBGA PDF资料下载
参数资料
| 型号： | MC9328MX21CJM |
| 厂商： | Freescale Semiconductor |
| 文件页数： | 20/100页 |
| 文件大小： | 0K |
| 描述： | MPU I.MX21 289-MAPBGA |
| 特色产品： | MC9328MX21 Multimedia Processor |
| 标准包装： | 90 |
| 系列： | i.MX21 |
| 核心处理器： | ARM9 |
| 芯体尺寸： | 32-位 |
| 速度： | 266MHz |
| 连通性： | 1 线，EBI/EMI，I²C，IrDA，MMC，智能卡，SPI，SSI，UART/USART，USB OTG |
| 外围设备： | DMA，I²S，LCD，POR，PWM，WDT |
| 输入/输出数： | 192 |
| 程序存储器类型： | ROMless |
| 电压 - 电源 (Vcc/Vdd)： | 1.45 V ~ 3.3 V |
| 振荡器型： | 外部 |
| 工作温度： | -40°C ~ 85°C |
| 封装/外壳： | 289-LFBGA |
| 包装： | 托盘 |
| 产品目录页面： | 732 (CN2011-ZH PDF) |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页当前第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页
MC9328MX21 Technical Data, Rev. 3.4
26
Freescale Semiconductor
Specifications
Figure 10. Memory Interface Slave Mode, External Bus Master Read/Write to BMI Timing
(MMD_MODE_SEL=0, MASTER_MODE_SEL=0)
Note:
All the timings are assumed that the hclk is running at 133 MHz.
3.8.3
Connecting BMI to External Bus Slave Devices
In this mode the BMI_WRITE, BMI_READ and BMI_CLK/CS are output signals driving by the BMI
module. The output signal BMI_READ_REQ is still driving active-in on a write cycle, but it can be
ignored in this case. Instead, it is used to trigger internal logic to generate the read or write signals. Data
write cycles are continuously generated when TxFIFO is not emptied.
To issue a read cycle, the user can write a value of 1 to the READ bit of control register. This bit is cleared
automatically when the read operation is completed. A read cycle reads COUNT+1 data from the external
bus slave. The user can write a 1 to the READ bit while there is still data in the TxFIFO, but the read cycle
will not start until all data in the TxFIFO is emptied. If the read cycle begins, the write operation also
cannot begin until this read cycle complete.
In this master mode operation, Int_Clk is derived from HCLK through an integer divider DIV of BMI
control register and it is used to control the read/write cycle timing by generate WRITE and CLK/CS
signals.
Table 18. External Bus Master Read/Write to BMI Timing Table
Item
Symbol
Minimum
Typical
Maximum
Unit
Write setup time
Ts
11
–
ns
Write hold time
Th
0
–
ns
Receive data hold time
Trdh
3
–
ns
Transfer data setup time
Ttds
6
–
14
ns
Transfer data hold time
Ttdh
6
–
14
ns
Read_req hold time
Trh
6
–
24
ns
BMI_CLK/CS
BMI_READ_REQ
BMI_WRITE
BMI_D[15:0]
RxD
TxD
Last TxD
Read
BMI
Write
BMI
Read
BMI
Trdh
Trh
Th
Ts
Ttds
Ttdh
相关PDF资料 |
PDF描述 |
|---|---|
| MC9S12HZ256CAL | IC MCU 256K FLASH 25MHZ 112-LQFP |
| 2-329944-6 | TWIN THREADED PLUG BELDEN 9271 |
| 1-225395-0 | CONN PLUG BNC AMPH21-597 CRIMP |
| MS27466E25B43S | CONN RCPT 43POS WALL MT W/SCKT |
| D38999/24MD97JN | CONN RCPT 12POS JAM NUT W/SCKT |
相关代理商/技术参数 |
参数描述 |
|---|---|
| MC9328MX21CJM | 制造商:Freescale Semiconductor 功能描述:IC 32BIT MPU 266MHZ BGA-289 |
| MC9328MX21CJMR2 | 功能描述:处理器 - 专门应用 DB I.MX21 17X17 RoHS:否 制造商:Freescale Semiconductor 类型:Multimedia Applications 核心:ARM Cortex A9 处理器系列:i.MX6 数据总线宽度:32 bit 最大时钟频率:1 GHz 指令/数据缓存: 数据 RAM 大小:128 KB 数据 ROM 大小: 工作电源电压: 最大工作温度:+ 95 C 安装风格:SMD/SMT 封装 / 箱体:MAPBGA-432 |
| MC9328MX21CVG | 制造商:MOTOROLA 制造商全称:Motorola, Inc 功能描述:i.MX family of microprocessors |
| MC9328MX21CVH | 制造商:MOTOROLA 制造商全称:Motorola, Inc 功能描述:i.MX family of microprocessors |
| MC9328MX21CVK | 功能描述:处理器 - 专门应用 DB I.MX21 PB-FR RoHS:否 制造商:Freescale Semiconductor 类型:Multimedia Applications 核心:ARM Cortex A9 处理器系列:i.MX6 数据总线宽度:32 bit 最大时钟频率:1 GHz 指令/数据缓存: 数据 RAM 大小:128 KB 数据 ROM 大小: 工作电源电压: 最大工作温度:+ 95 C 安装风格:SMD/SMT 封装 / 箱体:MAPBGA-432 |
发布紧急采购，3分钟左右您将得到回复。