- 您现在的位置：买卖IC网 > PDF目录9046 > MK1705A (IDT, Integrated Device Technology Inc)IC CLK GEN ATI LOW EMI 8-SOIC PDF资料下载
参数资料
| 型号： | MK1705A |
| 厂商： | IDT, Integrated Device Technology Inc |
| 文件页数： | 2/6页 |
| 文件大小： | 0K |
| 描述： | IC CLK GEN ATI LOW EMI 8-SOIC |
| 标准包装： | 97 |
| 类型： | 时钟发生器 |
| PLL： | 是 |
| 输入： | 时钟 |
| 输出： | CMOS |
| 电路数： | 1 |
| 比率 - 输入:输出： | 1:1 |
| 差分 - 输入:输出： | 无/无 |
| 频率 - 最大： | 167MHz |
| 除法器/乘法器： | 无/是 |
| 电源电压： | 3 V ~ 5.5 V |
| 工作温度： | 0°C ~ 70°C |
| 安装类型： | 表面贴装 |
| 封装/外壳： | 8-SOIC（0.154"，3.90mm 宽） |
| 供应商设备封装： | 8-SOIC |
| 包装： | 管件 |
MK1705A
ATI LOW EMI CLOCK GENERATOR
SSCG
IDT ATI LOW EMI CLOCK GENERATOR
2
MK1705A
REV E 101308
Pin Assignment
8 pin (150 mil) SOIC
Output Clock Selection Table
Pin Descriptions
External Components
Series Termination Resistor
Clock output traces over one inch should use series
termination. To series terminate a 50
trace (a commonly
used trace impedance), place a 33
resistor in series with
the clock line, as close to the clock output pin as possible.
The nominal impedance of the clock output is 20
.
Decoupling Capacitor
A decoupling capacitor of 0.01F must be connected
between VDD and GND on pins 2 and 3 as close to the chip
as possible.
PCB Layout Recommendations
For optimum device performance and lowest output phase
noise, the following guidelines should be observed.
1) The 0.01F decoupling capacitor should be mounted on
the component side of the board as close to the VDD pin as
ICLK
VDD
GND
S0
CLK
S1
LEE
PD
1
2
3
4
8
7
6
5
S1
pin 6
S0
pin 7
Input/Output
Range
pin 1/pin 4
Frequency Spread
vs. CLK
0
40 to 167 MHz
Center ±1.25%
0
1
60 to 167 MHz
Center ±0.5%
1
0
Test
1
40 to 100 MHz
Center ±1%
Pin
Number
Pin
Name
Pin
Type
Pin Description
1
ICLK
XI
Connect to a clock input as shown in table above.
2
VDD
Power
Connect to +3.3 V or +5 V.
3
GND
Power
Connect to ground.
4
CLK
Output
Clock output equal to input frequency.
5
LEE
Input
Low EMI enable. Turns on the spread spectrum when high. Internal pull-up.
6
S1
Input
Frequency select 1 input. Selects input/output clock range per table above.
Internal pull-up.
7
S0
Input
Frequency select 0 input. Selects input/output clock range per table above.
Internal pull-up.
8PD
Input
Power down. Stops output low when this pin is low. Internal pull-up.
相关PDF资料 |
PDF描述 |
|---|---|
| GTC06CF-24-96S | CONN PLUG 28POS STRAIGHT W/SCKT |
| VE-JWM-MZ-F3 | CONVERTER MOD DC/DC 10V 25W |
| ICS9112BF-17LF | IC BUFFER ZD HI PERFORM 16-SSOP |
| MS27484T22B2PC | CONN PLUG 85POS STRAIGHT W/PINS |
| VE-JWM-MZ-F2 | CONVERTER MOD DC/DC 10V 25W |
相关代理商/技术参数 |
参数描述 |
|---|---|
| MK1705ALF | 功能描述:时钟发生器及支持产品 ATI LOW EMI CLOCK GENERATOR RoHS:否 制造商:Silicon Labs 类型:Clock Generators 最大输入频率:14.318 MHz 最大输出频率:166 MHz 输出端数量:16 占空比 - 最大:55 % 工作电源电压:3.3 V 工作电源电流:1 mA 最大工作温度:+ 85 C 安装风格:SMD/SMT 封装 / 箱体:QFN-56 |
| MK1705ALFTR | 功能描述:时钟发生器及支持产品 ATI LOW EMI CLOCK GENERATOR RoHS:否 制造商:Silicon Labs 类型:Clock Generators 最大输入频率:14.318 MHz 最大输出频率:166 MHz 输出端数量:16 占空比 - 最大:55 % 工作电源电压:3.3 V 工作电源电流:1 mA 最大工作温度:+ 85 C 安装风格:SMD/SMT 封装 / 箱体:QFN-56 |
| MK1705ATR | 功能描述:IC CLK GEN ATI LOW EMI 8-SOIC RoHS:否 类别:集成电路 (IC) >> 时钟/计时 - 时钟发生器，PLL，频率合成器 系列:- 标准包装:2,000 系列:- 类型:PLL 时钟发生器 PLL:带旁路 输入:LVCMOS，LVPECL 输出:LVCMOS 电路数:1 比率 - 输入:输出:2:11 差分 - 输入:输出:是/无 频率 - 最大:240MHz 除法器/乘法器:是/无 电源电压:3.135 V ~ 3.465 V 工作温度:0°C ~ 70°C 安装类型:表面贴装 封装/外壳:32-LQFP 供应商设备封装:32-TQFP（7x7） 包装:带卷 (TR) |
| MK1705S | 功能描述:IC CLK GEN ATI LOW EMI 8-SOIC RoHS:否 类别:集成电路 (IC) >> 时钟/计时 - 时钟发生器，PLL，频率合成器 系列:- 标准包装:2,000 系列:- 类型:PLL 时钟发生器 PLL:带旁路 输入:LVCMOS，LVPECL 输出:LVCMOS 电路数:1 比率 - 输入:输出:2:11 差分 - 输入:输出:是/无 频率 - 最大:240MHz 除法器/乘法器:是/无 电源电压:3.135 V ~ 3.465 V 工作温度:0°C ~ 70°C 安装类型:表面贴装 封装/外壳:32-LQFP 供应商设备封装:32-TQFP（7x7） 包装:带卷 (TR) |
| MK1705STR | 功能描述:IC CLK GEN ATI LOW EMI 8-SOIC RoHS:否 类别:集成电路 (IC) >> 时钟/计时 - 时钟发生器，PLL，频率合成器 系列:- 标准包装:2,000 系列:- 类型:PLL 时钟发生器 PLL:带旁路 输入:LVCMOS，LVPECL 输出:LVCMOS 电路数:1 比率 - 输入:输出:2:11 差分 - 输入:输出:是/无 频率 - 最大:240MHz 除法器/乘法器:是/无 电源电压:3.135 V ~ 3.465 V 工作温度:0°C ~ 70°C 安装类型:表面贴装 封装/外壳:32-LQFP 供应商设备封装:32-TQFP（7x7） 包装:带卷 (TR) |
发布紧急采购，3分钟左右您将得到回复。