- 您现在的位置：买卖IC网 > PDF目录80594 > MK30X256VLQ100 (FREESCALE SEMICONDUCTOR INC) 32-BIT, FLASH, 100 MHz, RISC MICROCONTROLLER, PQFP144 PDF资料下载
参数资料
| 型号： | MK30X256VLQ100 |
| 厂商： | FREESCALE SEMICONDUCTOR INC |
| 元件分类： | 微控制器/微处理器 |
| 英文描述： | 32-BIT, FLASH, 100 MHz, RISC MICROCONTROLLER, PQFP144 |
| 封装： | 20 X 20 MM, LQFP-144 |
| 文件页数： | 16/72页 |
| 文件大小： | 1847K |
| 代理商： | MK30X256VLQ100 |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页当前第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页
Table 12. JTAG full voltage range electricals (continued)
Symbol
Description
Min.
Max.
Unit
J10
TMS, TDI input data hold time after TCLK rise
1.4
—
ns
J11
TCLK low to TDO data valid
—
22.1
ns
J12
TCLK low to TDO high-Z
—
22.1
ns
J13
TRST assert time
100
—
ns
J14
TRST setup time (negation) to TCLK high
8
—
ns
J2
J3
J4
TCLK (input)
Figure 5. Test clock input timing
J7
J8
J7
J5
J6
Input data valid
Output data valid
TCLK
Data inputs
Data outputs
Figure 6. Boundary scan (JTAG) timing
Peripheral operating requirements and behaviors
K30 Sub-Family Data Sheet Data Sheet, Rev. 4, 3/2011.
Freescale Semiconductor, Inc.
Preliminary
23
相关PDF资料 |
PDF描述 |
|---|---|
| M30626SPGP | 16-BIT, 24 MHz, MICROCONTROLLER, PQFP100 |
| MCF5270CAB100 | 32-BIT, 100 MHz, RISC PROCESSOR, PQFP160 |
| MPC8248CVRMIBX | 32-BIT, 266 MHz, RISC PROCESSOR, PBGA516 |
| MPC8541CPXAKF | 32-BIT, 600 MHz, RISC PROCESSOR, PBGA783 |
| MC9S08SL16VTJ | 8-BIT, FLASH, 20 MHz, MICROCONTROLLER, PDSO20 |
相关代理商/技术参数 |
参数描述 |
|---|---|
| MK30X256VMD100 | 制造商:FREESCALE 制造商全称:Freescale Semiconductor, Inc 功能描述:K30 Sub-Family Data Sheet |
| MK310E-DC24 | 制造商:OMRON Electronic Components LLC 功能描述: |
| MK3161F | 制造商:Ohmite Mfg Co 功能描述: |
| MK3-1A66C-500W | 制造商:Meder electronics(Standex) 功能描述: |
| MK3-1C90C-500W | 制造商:Meder electronics(Standex) 功能描述: |
发布紧急采购，3分钟左右您将得到回复。