- 您现在的位置：买卖IC网 > PDF目录80528 > MK50N512CMD100R (FREESCALE SEMICONDUCTOR INC) 32-BIT, FLASH, 100 MHz, RISC MICROCONTROLLER, PBGA144 PDF资料下载
参数资料
| 型号： | MK50N512CMD100R |
| 厂商： | FREESCALE SEMICONDUCTOR INC |
| 元件分类： | 微控制器/微处理器 |
| 英文描述： | 32-BIT, FLASH, 100 MHz, RISC MICROCONTROLLER, PBGA144 |
| 封装： | 13 X 13 MM, MAPBGA-144 |
| 文件页数： | 53/73页 |
| 文件大小： | 1819K |
| 代理商： | MK50N512CMD100R |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页当前第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页
6.8.5 DSPI switching specifications (high-speed mode)
The DMA Serial Peripheral Interface (DSPI) provides a synchronous serial bus with
master and slave operations. Many of the transfer attributes are programmable. The tables
below provide DSPI timing characteristics for classic SPI timing modes. Refer to the
DSPI chapter of the Reference Manual for information on the modified transfer formats
used for communicating with slower peripheral devices.
Table 44. Master mode DSPI timing (high-speed mode)
Num
Description
Min.
Max.
Unit
Operating voltage
2.7
3.6
V
Frequency of operation
—
25
MHz
DS1
DSPI_SCK output cycle time
2 x tBCLK
—
ns
DS2
DSPI_SCK output high/low time
(tSCK/2) 2
(tSCK/2) + 2
ns
DS3
DSPI_PCSn to DSPI_SCK output valid
(tSCK/2) 2
—
ns
DS4
DSPI_SCK to DSPI_PCSn output hold
(tSCK/2) 2
—
ns
DS5
DSPI_SCK to DSPI_SOUT valid
—
8.5
ns
DS6
DSPI_SCK to DSPI_SOUT invalid
2
—
ns
DS7
DSPI_SIN to DSPI_SCK input setup
TBD
—
ns
DS8
DSPI_SCK to DSPI_SIN input hold
0
—
ns
DS3
DS4
DS1
DS2
DS7
DS8
First data
Last data
DS5
First data
Data
Last data
DS6
Data
DSPI_PCSn
DSPI_SCK
(CPOL=0)
DSPI_SIN
DSPI_SOUT
Figure 25. DSPI classic SPI timing — master mode
Table 45. Slave mode DSPI timing (high-speed mode)
Num
Description
Min.
Max.
Unit
Operating voltage
2.7
3.6
V
Frequency of operation
12.5
MHz
DS9
DSPI_SCK input cycle time
4 x tBCLK
—
ns
DS10
DSPI_SCK input high/low time
(tSCK/2) 2
(tSCK/2 + 2
ns
Table continues on the next page...
Peripheral operating requirements and behaviors
K50 Sub-Family Data Sheet Data Sheet, Rev. 4, 3/2011.
Freescale Semiconductor, Inc.
Preliminary
57
相关PDF资料 |
PDF描述 |
|---|---|
| MC56F8322MFAER2 | 0-BIT, 120 MHz, OTHER DSP, PQFP48 |
| MC908AS60ACFNER | 8-BIT, FLASH, 8.4 MHz, MICROCONTROLLER, PQCC52 |
| MC9S08GB32ACFUER | 8-BIT, FLASH, 40 MHz, MICROCONTROLLER, PQFP64 |
| MC9S12C64CFAER | 16-BIT, FLASH, 25 MHz, MICROCONTROLLER, PQFP48 |
| MC9S12E256CFUE | 16-BIT, FLASH, 25 MHz, MICROCONTROLLER, PQFP80 |
相关代理商/技术参数 |
参数描述 |
|---|---|
| MK50X256CLK100 | 制造商:FREESCALE 制造商全称:Freescale Semiconductor, Inc 功能描述:Up to 100 MHz ARM Cortex-M4 core with DSP instructions delivering 1.25 Dhrystone MIPS per MHz |
| MK50X256CLL100 | 制造商:FREESCALE 制造商全称:Freescale Semiconductor, Inc 功能描述:Up to 100 MHz ARM Cortex-M4 core with DSP instructions delivering 1.25 Dhrystone MIPS per MHz |
| MK50X256CMB100 | 制造商:FREESCALE 制造商全称:Freescale Semiconductor, Inc 功能描述:Up to 100 MHz ARM Cortex-M4 core with DSP instructions delivering 1.25 Dhrystone MIPS per MHz |
| MK50X256CMC100 | 制造商:FREESCALE 制造商全称:Freescale Semiconductor, Inc 功能描述:Up to 100 MHz ARM Cortex-M4 core with DSP instructions delivering 1.25 Dhrystone MIPS per MHz |
| MK5112F | 制造商:Ohmite Mfg Co 功能描述: |
发布紧急采购，3分钟左右您将得到回复。