参数资料
型号: MP80C51-16D
厂商: ATMEL CORP
元件分类: 微控制器/微处理器
英文描述: 8-BIT, MROM, 16 MHz, MICROCONTROLLER, PDIP40
封装: PLASTIC, DIP-40
文件页数: 32/373页
文件大小: 12024K
代理商: MP80C51-16D
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页当前第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页第144页第145页第146页第147页第148页第149页第150页第151页第152页第153页第154页第155页第156页第157页第158页第159页第160页第161页第162页第163页第164页第165页第166页第167页第168页第169页第170页第171页第172页第173页第174页第175页第176页第177页第178页第179页第180页第181页第182页第183页第184页第185页第186页第187页第188页第189页第190页第191页第192页第193页第194页第195页第196页第197页第198页第199页第200页第201页第202页第203页第204页第205页第206页第207页第208页第209页第210页第211页第212页第213页第214页第215页第216页第217页第218页第219页第220页第221页第222页第223页第224页第225页第226页第227页第228页第229页第230页第231页第232页第233页第234页第235页第236页第237页第238页第239页第240页第241页第242页第243页第244页第245页第246页第247页第248页第249页第250页第251页第252页第253页第254页第255页第256页第257页第258页第259页第260页第261页第262页第263页第264页第265页第266页第267页第268页第269页第270页第271页第272页第273页第274页第275页第276页第277页第278页第279页第280页第281页第282页第283页第284页第285页第286页第287页第288页第289页第290页第291页第292页第293页第294页第295页第296页第297页第298页第299页第300页第301页第302页第303页第304页第305页第306页第307页第308页第309页第310页第311页第312页第313页第314页第315页第316页第317页第318页第319页第320页第321页第322页第323页第324页第325页第326页第327页第328页第329页第330页第331页第332页第333页第334页第335页第336页第337页第338页第339页第340页第341页第342页第343页第344页第345页第346页第347页第348页第349页第350页第351页第352页第353页第354页第355页第356页第357页第358页第359页第360页第361页第362页第363页第364页第365页第366页第367页第368页第369页第370页第371页第372页第373页
127
6462B–ATARM–6-Sep-11
SAM9G10
20. Bus Matrix (MATRIX)
20.1
Description
The Bus Matrix implements a multi-layer AHB, based on AHB-Lite protocol, that enables parallel
access paths between multiple AHB masters and slaves in a system, thus increasing the overall
bandwidth. The Bus Matrix interconnects 5 AHB Masters to 5 AHB Slaves. The Bus Matrix user
interface is compliant with the ARM Advanced Peripheral Bus and provides 5 Special Function
Registers (MATRIX_SFR) that allow the Bus Matrix to support application-specific features.
20.2
Memory Mapping
The Bus Matrix provides one decoder for every AHB Master Interface. The decoder offers each
AHB Master several memory mappings. Depending on the product, each memory area may be
assigned to several slaves. Booting at the same address while using different AHB slaves (i.e.,
external RAM, internal ROM, internal Flash, etc.) becomes possible.
The Bus Matrix user interface provides a Master Configuration Register (MATRIX_MCFG) that
performs a remap action for every master independently.
20.3
Special Bus Granting Techniques
The Bus Matrix provides some speculative bus granting techniques in order to anticipate access
requests from some masters. This technique reduces latency at first accesses. The bus granting
technique sets a default master for every slave. At the end of the current access, if no other
request is pending, the slave remains connected to its associated default master. A slave can be
associated with three kinds of default masters; no default master, last access master and fixed
default master.
20.3.1
No Default Master
At the end of current access, if no other request is pending, the slave is disconnected from all
masters. No Default Master suits low-power mode.
20.3.2
Last Access Master
At the end of current access, if no other request is pending, the slave remains connected to the
last master that performs an access request.
20.3.3
Fixed Default Master
At the end of current access, if no other request is pending, the slave remains connected to its
fixed default master. Unlike last access master, the fixed master does not change unless the
user changes it by a software action.
To change from one kind of default master to another, the Bus Matrix user interface provides 5
Slave Configuration Registers, one for each slave, that set default master for each slave. The
Slave Configuration Register contains two fields; DEFMSTR_TYPE and FIXED_DEFMSTR. The
2-bit DEFMSTR_TYPE flag selects the default master type (no default, last access master, fixed
default master) whereas the 3-bit FIXED_DEFMSTR flag selects a fixed default master provided
that DEFMSTR_TYPE is set to a fixed default master. See “Bus Matrix (MATRIX) User Inter-
相关PDF资料
PDF描述
MR80C52CXXX-25SHXXX:D 8-BIT, MROM, 25 MHz, MICROCONTROLLER, CQCC44
MR80C32E-16SBD 8-BIT, 16 MHz, MICROCONTROLLER, CQCC44
MD80C52XXX-30P883 8-BIT, MROM, 30 MHz, MICROCONTROLLER, CDIP40
MC80C52TXXX-30SCD 8-BIT, MROM, 30 MHz, MICROCONTROLLER, CDIP40
MR83C154TXXX-25/883D 8-BIT, MROM, 25 MHz, MICROCONTROLLER, CQCC44
相关代理商/技术参数
参数描述
MP81 制造商:未知厂家 制造商全称:未知厂家 功能描述:BRIDGE RECTIFIERS
MP810 制造商:GOOD-ARK 制造商全称:GOOD-ARK Electronics 功能描述:SILICON BRIDGE RECTIFIERS
MP-810 制造商:JAMECO BENCHPRO 功能描述:4-Piece Plier/Cutter/Screwdrivers Set
MP8100 制造商:MPS 制造商全称:Monolithic Power Systems 功能描述:Precision High-Side Current-Sense Amplifier
MP8100DS 制造商:MPS 制造商全称:Monolithic Power Systems 功能描述:Precision High-Side Current-Sense Amplifier