- 您现在的位置：买卖IC网 > PDF目录4048 > MPC745BVT350LE (Freescale Semiconductor)IC MPU PPC 350MHZ 255-FCPBGA PDF资料下载
参数资料
| 型号： | MPC745BVT350LE |
| 厂商： | Freescale Semiconductor |
| 文件页数： | 10/56页 |
| 文件大小： | 0K |
| 描述： | IC MPU PPC 350MHZ 255-FCPBGA |
| 标准包装： | 60 |
| 系列： | MPC7xx |
| 处理器类型： | 32-位 MPC7xx PowerPC |
| 速度： | 350MHz |
| 电压： | 2V |
| 安装类型： | 表面贴装 |
| 封装/外壳： | 255-BBGA，FCBGA |
| 供应商设备封装： | 255-FCPBGA（21x21） |
| 包装： | 托盘 |
第1页第2页第3页第4页第5页第6页第7页第8页第9页当前第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页
MPC755 RISC Microprocessor Hardware Specifications, Rev. 8
18
Freescale Semiconductor
Electrical and Thermal Characteristics
Table 11. L2CLK Output AC Timing Specification
At recommended operating conditions (see Table 3)
Parameter
Symbol
All Speed Grades
Unit
Notes
Min
Max
L2CLK frequency
fL2CLK
80
450
MHz
1, 4
L2CLK cycle time
tL2CLK
2.5
12.5
ns
L2CLK duty cycle
tCHCL/tL2CLK
45
55
%
2, 7
Internal DLL-relock time
640
—
L2CLK
3, 7
DLL capture window
0
10
ns
5, 7
L2CLK_OUT output-to-output skew
tL2CSKW
—50
ps
6, 7
L2CLK_OUT output jitter
—
±150
ps
6, 7
Notes:
1. L2CLK outputs are L2CLK_OUTA, L2CLK_OUTB, L2CLK_OUT, and L2SYNC_OUT pins. The L2CLK frequency-to-core
frequency settings must be chosen such that the resulting L2CLK frequency and core frequency do not exceed their
respective maximum or minimum operating frequencies. The maximum L2LCK frequency will be system dependent.
L2CLK_OUTA and L2CLK_OUTB must have equal loading.
2. The nominal duty cycle of the L2CLK is 50% measured at midpoint voltage.
3. The DLL-relock time is specified in terms of L2CLK periods. The number in the table must be multiplied by the period of
L2CLK to compute the actual time duration in ns. Relock timing is guaranteed by design and characterization.
4. The L2CR[L2SL] bit should be set for L2CLK frequencies less than 110 MHz. This adds more delay to each tap of the DLL.
5. Allowable skew between L2SYNC_OUT and L2SYNC_IN.
6. This output jitter number represents the maximum delay of one tap forward or one tap back from the current DLL tap as the
phase comparator seeks to minimize the phase difference between L2SYNC_IN and the internal L2CLK. This number must
be comprehended in the L2 timing analysis. The input jitter on SYSCLK affects L2CLK_OUT and the L2 address/data/control
signals equally and, therefore, is already comprehended in the AC timing and does not have to be considered in the L2 timing
analysis.
7. Guaranteed by design.
相关PDF资料 |
PDF描述 |
|---|---|
| FMM44DSEN-S243 | CONN EDGECARD 88POS .156 EYELET |
| MC68302CRC16C | IC MPU NETWORK 16MHZ 132-PQA |
| MPC8533EVTARJA | MPU POWERQUICC 783-PBGA |
| FMM44DSEH-S243 | CONN EDGECARD 88POS .156 EYELET |
| MPC8544ECVTALFA | IC MPU POWERQUICC III 783-FCBGA |
相关代理商/技术参数 |
参数描述 |
|---|---|
| MPC745CPX350LE | 功能描述:微处理器 - MPU GF REV 2.8 105C 6W RoHS:否 制造商:Atmel 处理器系列:SAMA5D31 核心:ARM Cortex A5 数据总线宽度:32 bit 最大时钟频率:536 MHz 程序存储器大小:32 KB 数据 RAM 大小:128 KB 接口类型:CAN, Ethernet, LIN, SPI,TWI, UART, USB 工作电源电压:1.8 V to 3.3 V 最大工作温度:+ 85 C 安装风格:SMD/SMT 封装 / 箱体:FBGA-324 |
| MPC745CPX350LE | 制造商:Freescale Semiconductor 功能描述:IC 32-BIT MPU 350MHZ 255-FCPBGA |
| MPC745CVT350LE | 功能描述:微处理器 - MPU GF REV2.8@6W RoHS:否 制造商:Atmel 处理器系列:SAMA5D31 核心:ARM Cortex A5 数据总线宽度:32 bit 最大时钟频率:536 MHz 程序存储器大小:32 KB 数据 RAM 大小:128 KB 接口类型:CAN, Ethernet, LIN, SPI,TWI, UART, USB 工作电源电压:1.8 V to 3.3 V 最大工作温度:+ 85 C 安装风格:SMD/SMT 封装 / 箱体:FBGA-324 |
| MPC75 | 制造商:未知厂家 制造商全称:未知厂家 功能描述:Metal Plate Cement Resistors |
| MPC750 | 制造商:MOTOROLA 制造商全称:Motorola, Inc 功能描述:MPC750 RISC Microprocessor |
发布紧急采购，3分钟左右您将得到回复。