参数资料
型号: OR2T06A-6J208I
厂商: Electronic Theatre Controls, Inc.
英文描述: Ceramic Chip Capacitors / MIL-PRF-55681; Capacitance [nom]: 1pF; Working Voltage (Vdc)[max]: 100V; Capacitance Tolerance: +/-0.25pF; Dielectric: Multilayer Ceramic; Temperature Coefficient: C0G (NP0); Lead Style: Surface Mount Chip; Lead Dimensions: 1206; Termination: Solder Coated SnPb; Body Dimensions: 0.125" x 0.062" x 0.051"; Container: Bag; Features: MIL-PRF-55681: R Failure Rate
中文描述: 现场可编程门阵列
文件页数: 1/192页
文件大小: 3148K
代理商: OR2T06A-6J208I
当前第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页第144页第145页第146页第147页第148页第149页第150页第151页第152页第153页第154页第155页第156页第157页第158页第159页第160页第161页第162页第163页第164页第165页第166页第167页第168页第169页第170页第171页第172页第173页第174页第175页第176页第177页第178页第179页第180页第181页第182页第183页第184页第185页第186页第187页第188页第189页第190页第191页第192页
ORCA
Series 2
Field-Programmable Gate Arrays
Data Sheet
June 1999
Features
s
High-performance, cost-effective, low-power
0.35 m CMOS technology (OR2CxxA), 0.3 m CMOS
technology (OR2TxxA), and 0.25 m CMOS technology
(OR2TxxB), (four-input look-up table (LUT) delay less
than 1.0 ns with -8 speed grade)
s
High density (up to 43,200 usable, logic-only gates; or
99,400 gates including RAM)
s
Up to 480 user I/Os (OR2TxxA and OR2TxxB I/Os are
5 V tolerant to allow interconnection to both 3.3 V and
5 V devices, selectable on a per-pin basis)
s
Four 16-bit look-up tables and four latches/flip-flops per
PFU, nibble-oriented for implementing 4-, 8-, 16-, and/or
32-bit (or wider) bus structures
s
Eight 3-state buffers per PFU for on-chip bus structures
s
Fast, on-chip user SRAM has features to simplify RAM
design and increase RAM speed:
— Asynchronous single port: 64 bits/PFU
— Synchronous single port: 64 bits/PFU
— Synchronous dual port: 32 bits/PFU
s
Improved ability to combine PFUs to create larger RAM
structures using write-port enable and 3-state buffers
s
Fast, dense multipliers can be created with the multiplier
mode (4 x 1 multiplier/PFU):
— 8 x 8 multiplier requires only 16 PFUs
— 30% increase in speed
s
Flip-flop/latch options to allow programmable priority of
synchronous set/reset vs. clock enable
s
Enhanced cascadable nibble-wide data path
capabilities for adders, subtractors, counters, multipliers,
and comparators including internal fast-carry operation
s
Innovative, abundant, and hierarchical nibble-
oriented routing resources that allow automatic use of
internal gates for all device densities without sacrificing
performance
s
Upward bit stream compatible with the
ORCA ATT2Cxx/
ATT2Txx series of devices
s
Pinout-compatible with new
ORCA Series 3 FPGAs
s
TTL or CMOS input levels programmable per pin for the
OR2CxxA (5 V) devices
s
Individually programmable drive capability:
12 mA sink/6 mA source or 6 mA sink/3 mA source
s
Built-in boundary scan (
IEEE*1149.1 JTAG) and
3-state all I/O pins, (TS_ALL) testability functions
s
Multiple configuration options, including simple, low pin-
count serial ROMs, and peripheral or JTAG modes for in-
system programming (ISP)
s
Full PCI bus compliance for all devices
s
Supported by industry-standard CAE tools for design
entry, synthesis, and simulation with
ORCA Foundry
Development System support (for back-end implementa-
tion)
s
New, added features (OR2TxxB) have:
— More I/O per package than the OR2TxxA family
— No dedicated 5 V supply (VDD5)
— Faster configuration speed (40 MHz)
— Pin selectable I/O clamping diodes provide 5V or 3.3V
PCI compliance and 5V tolerance
— Full PCI bus compliance in both 5V and 3.3V PCI sys-
tems
*
IEEE is a registered trademark of The Institute of Electrical and
Electronics Engineers, Inc.
Table 1
. ORCA Series 2 FPGAs
* The first number in the usable gates column assumes 48 gates per PFU (12 gates per four-input LUT/FF pair) for logic-only designs. The
second number assumes 30% of a design is RAM. PFUs used as RAM are counted at four gates per bit, with each PFU capable of
implementing a 16 x 4 RAM (or 256 gates) per PFU.
Device
Usable
Gates*
# LUTs
Registers
Max User
RAM Bits
User
I/Os
Array Size
OR2C04A/OR2T04A
4,800—11,000
400
6,400
160
10 x 10
OR2C06A/OR2T06A
6,900—15,900
576
9,216
192
12 x 12
OR2C08A/OR2T08A
9,400—21,600
784
724
12,544
224
14 x 14
OR2C10A/OR2T10A
12,300—28,300
1024
16,384
256
16 x 16
OR2C12A/OR2T12A
15,600—35,800
1296
20,736
288
18 x 18
OR2C15A/OR2T15A/OR2T15B
19,200—44,200
1600
25,600
320
20 x 20
OR2C26A/OR2T26A
27,600—63,600
2304
36,864
384
24 x 24
OR2C40A/OR2T40A/OR2T40B
43,200—99,400
3600
57,600
480
30 x 30
相关PDF资料
PDF描述
OR2T06A-6J240 Field-Programmable Gate Arrays
OR2T06A-6J240I Field-Programmable Gate Arrays
OR2T06A-6J256 Field-Programmable Gate Arrays
OR2T06A-6J256I Field-Programmable Gate Arrays
OR2T06A-6M100 Field-Programmable Gate Arrays
相关代理商/技术参数
参数描述
OR2T06A-6J240 制造商:未知厂家 制造商全称:未知厂家 功能描述:Field-Programmable Gate Arrays
OR2T06A-6J240I 制造商:未知厂家 制造商全称:未知厂家 功能描述:Field-Programmable Gate Arrays
OR2T06A-6J256 制造商:未知厂家 制造商全称:未知厂家 功能描述:Field-Programmable Gate Arrays
OR2T06A-6J256I 制造商:未知厂家 制造商全称:未知厂家 功能描述:Field-Programmable Gate Arrays
OR2T06A-6J84 制造商:未知厂家 制造商全称:未知厂家 功能描述:Field-Programmable Gate Arrays