PEB 20534
PEF 20534
Table of Contents
Page
Data Sheet
9
2000-05-30
11.1.2.2
11.1.2.3
11.2
11.2.1
11.2.2
11.2.2.1
11.2.2.2
11.2.2.3
11.2.2.4
11.2.2.5
11.2.2.6
Receive Data Section Status Byte (HDLC Mode) . . . . . . . . . . . . . . 383
Receive Data Section Status Byte (ASYNC/BISYNC Modes) . . . . . 386
Interrupt Queue Structure . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 387
Interrupt Queue Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 387
Interrupt Vector Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 389
Configuration Interrupt Vector . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 390
DMA Controller Interrupt Vector . . . . . . . . . . . . . . . . . . . . . . . . . . . 391
SCC Interrupt Vector . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 393
SSC Interrupt Vector . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 395
LBI Interrupt Vector . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 397
GPP Interrupt Vector . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 398
12
12.1
Test Configuration
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 399
JTAG Boundary Scan Interface . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 399
13
13.1
13.2
13.3
13.4
13.5
13.6
13.6.1
13.6.1.1
13.6.1.2
13.6.2
13.6.3
13.6.4
13.6.5
13.6.5.1
13.6.5.2
13.6.5.3
13.6.5.4
13.6.5.5
13.6.5.6
13.6.5.7
13.6.6
13.6.7
13.6.8
Electrical Characteristics
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 406
Important Electrical Requirements . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 406
Absolute Maximum Ratings . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 408
Thermal Package Characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 408
DC Characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 409
Capacitances . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 410
AC Characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 411
PCI Bus Interface Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 411
PCI Read Transaction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 412
PCI Write Transaction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 414
De-multiplexed Bus Interface . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 418
Local Bus Interface Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 420
Local Bus Interface Arbitration Timing . . . . . . . . . . . . . . . . . . . . . . . . . 425
PCM Serial Interface Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 426
Clock Input Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 426
Receive Cycle Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 428
Transmit Cycle Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 430
Strobe Timing (clock mode 1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 432
Frame Synchronisation Timing (clock mode 5) . . . . . . . . . . . . . . . . 433
High Speed Receive Cycle Timing . . . . . . . . . . . . . . . . . . . . . . . . . 434
High Speed Transmit Cycle Timing . . . . . . . . . . . . . . . . . . . . . . . . . 435
Reset Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 436
JTAG-Boundary Scan Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 437
SSC Serial Interface Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 438
14
Package Outlines
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 439