- 您现在的位置：买卖IC网 > PDF目录378049 > PEB20542 (INFINEON TECHNOLOGIES AG) 2 Channel Serial Optimized Communication Controller with DMA PDF资料下载
参数资料
| 型号： | PEB20542 |
| 厂商： | INFINEON TECHNOLOGIES AG |
| 英文描述： | 2 Channel Serial Optimized Communication Controller with DMA |
| 中文描述： | 2通道串行通信控制器的优化与DMA |
| 文件页数： | 10/300页 |
| 文件大小： | 3878K |
| 代理商： | PEB20542 |
第1页第2页第3页第4页第5页第6页第7页第8页第9页当前第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页第144页第145页第146页第147页第148页第149页第150页第151页第152页第153页第154页第155页第156页第157页第158页第159页第160页第161页第162页第163页第164页第165页第166页第167页第168页第169页第170页第171页第172页第173页第174页第175页第176页第177页第178页第179页第180页第181页第182页第183页第184页第185页第186页第187页第188页第189页第190页第191页第192页第193页第194页第195页第196页第197页第198页第199页第200页第201页第202页第203页第204页第205页第206页第207页第208页第209页第210页第211页第212页第213页第214页第215页第216页第217页第218页第219页第220页第221页第222页第223页第224页第225页第226页第227页第228页第229页第230页第231页第232页第233页第234页第235页第236页第237页第238页第239页第240页第241页第242页第243页第244页第245页第246页第247页第248页第249页第250页第251页第252页第253页第254页第255页第256页第257页第258页第259页第260页第261页第262页第263页第264页第265页第266页第267页第268页第269页第270页第271页第272页第273页第274页第275页第276页第277页第278页第279页第280页第281页第282页第283页第284页第285页第286页第287页第288页第289页第290页第291页第292页第293页第294页第295页第296页第297页第298页第299页第300页
PEB 20542
PEF 20542
List of Figures
Page
Data Sheet
10
2000-09-14
Figure 43
Figure 44
Figure 45
Figure 46
Figure 47
Figure 48
Figure 49
Figure 50
Figure 51
Figure 52
Figure 53
Figure 54
Figure 55
Figure 56
Figure 57
Figure 58
Figure 59
Figure 60
Figure 61
Figure 62
Figure 63
Figure 64
Figure 65
Figure 66
Figure 67
Figure 68
Figure 69
Figure 70
Figure 71
Figure 72
Figure 73
Figure 74
Figure 75
Figure 76
Figure 77
Figure 78
Figure 79
Figure 80
Figure 81
Figure 82
Figure 83
Figure 84
HDLC Receive Data Processing in Address Mode 2 (16 bit). . . . . . . . 90
HDLC Receive Data Processing in Address Mode 2 (8 bit). . . . . . . . . 90
HDLC Receive Data Processing in Address Mode 1. . . . . . . . . . . . . . 90
HDLC Receive Data Processing in Address Mode 0. . . . . . . . . . . . . . 91
SCC Transmit Data Flow (HDLC Modes) . . . . . . . . . . . . . . . . . . . . . . 92
PPP Mapping/Unmapping Example. . . . . . . . . . . . . . . . . . . . . . . . . . . 98
Asynchronous Character Frame . . . . . . . . . . . . . . . . . . . . . . . . . . . . 100
Out-of-Band DTE-DTE Bi-directional Flow Control . . . . . . . . . . . . . . 105
Out-of-Band DTE-DCE Bi-directional Flow Control . . . . . . . . . . . . . . 106
BISYNC Message Format . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 107
Processing of Received Frames in Auto Mode . . . . . . . . . . . . . . . . . 111
Timer Procedure/Poll Cycle . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 113
Transmission/Reception of I-Frames and Flow Control. . . . . . . . . . . 114
Flow Control: Reception of S-Commands and Protocol Errors . . . . . 114
No Data to Send: Data Reception/Transmission . . . . . . . . . . . . . . . . 117
Data Transmission (without error), Data Transmission (with error) . . 117
Interrupt Driven Data Transmission (Flow Diagram) . . . . . . . . . . . . . 260
Interrupt Driven Data Reception (Flow Diagram). . . . . . . . . . . . . . . . 262
DMA Transmit (Single Buffer per Packet) . . . . . . . . . . . . . . . . . . . . . 264
Fragmented DMA Transmission (Multiple Buffers per Packet) . . . . . 265
DMA Controlled Data Transmission (Flow Diagram). . . . . . . . . . . . . 266
DMA Receive (Single Buffer per Packet). . . . . . . . . . . . . . . . . . . . . . 267
Fragmented Reception per DMA (Example) . . . . . . . . . . . . . . . . . . . 268
Fragmented Reception Sequence (Example) . . . . . . . . . . . . . . . . . . 269
DMA Controlled Data Reception (Flow Diagram) . . . . . . . . . . . . . . . 270
Input/Output Waveform for AC Tests. . . . . . . . . . . . . . . . . . . . . . . . . 274
Microprocessor Interface Clock Timing . . . . . . . . . . . . . . . . . . . . . . . 276
Infineon/Intel Read Cycle Timing (Slave Access) . . . . . . . . . . . . . . . 277
Infineon/Intel Write Cycle Timing (Slave Access) . . . . . . . . . . . . . . . 277
Motorola Read Cycle Timing (Slave Access). . . . . . . . . . . . . . . . . . . 279
Motorola Write Cycle Timing (Slave Access). . . . . . . . . . . . . . . . . . . 279
Infineon/Intel Read Cycle Timing (Master Access) . . . . . . . . . . . . . . 281
Infineon/Intel Write Cycle Timing (Master Access) . . . . . . . . . . . . . . 282
Motorola Read Cycle Timing (Master Access). . . . . . . . . . . . . . . . . . 283
Motorola Write Cycle Timing (Master Access). . . . . . . . . . . . . . . . . . 284
Bus Arbitration Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 285
Clock Input Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 286
Receive Cycle Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 287
Transmit Cycle Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 288
Clock Mode 1 Strobe Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 290
Clock Mode 4 Receive Gating Timing . . . . . . . . . . . . . . . . . . . . . . . . 291
Clock Mode 4 Transmit Gating Timing. . . . . . . . . . . . . . . . . . . . . . . . 291
相关PDF资料 |
PDF描述 |
|---|---|
| PEF20550 | ICs for Communications |
| PEB20550 | ICs for Communications |
| PEF20570 | DSP Embedded Line and Port Interface Controller |
| PEF20571 | DSP Embedded Line and Port Interface Controller |
| PEF2080 | S/T Bus Interface Circuit(SBC) |
相关代理商/技术参数 |
参数描述 |
|---|---|
| PEB20542FV1.3 | 功能描述:接口—CODEC T/E RoHS:否 制造商:Texas Instruments 类型: 分辨率: 转换速率:48 kSPs 接口类型:I2C ADC 数量:2 DAC 数量:4 工作电源电压:1.8 V, 2.1 V, 2.3 V to 5.5 V 最大工作温度:+ 85 C 安装风格:SMD/SMT 封装 / 箱体:DSBGA-81 封装:Reel |
| PEB2054-N | 制造商:未知厂家 制造商全称:未知厂家 功能描述:PCM， Other/Special/Miscellaneous |
| PEB2054NV1.0 | 制造商:Rochester Electronics LLC 功能描述:- Bulk |
| PEB-2054-N-V1.0 | 制造商:Rochester Electronics LLC 功能描述:- Bulk |
| PEB2054-N-V1.0 | 制造商:Rochester Electronics LLC 功能描述:- Bulk |
发布紧急采购，3分钟左右您将得到回复。