- 您现在的位置：买卖IC网 > PDF目录11232 > PIC17LC766-08I/PT (Microchip Technology)IC MCU OTP 16KX16 A/D PWM 80TQFP PDF资料下载
参数资料
| 型号： | PIC17LC766-08I/PT |
| 厂商： | Microchip Technology |
| 文件页数： | 89/159页 |
| 文件大小： | 0K |
| 描述： | IC MCU OTP 16KX16 A/D PWM 80TQFP |
| 产品培训模块： | Asynchronous Stimulus |
| 标准包装： | 119 |
| 系列： | PIC® 17C |
| 核心处理器： | PIC |
| 芯体尺寸： | 8-位 |
| 速度： | 8MHz |
| 连通性： | I²C，SPI，UART/USART |
| 外围设备： | 欠压检测/复位，POR，PWM，WDT |
| 输入/输出数： | 66 |
| 程序存储器容量： | 32KB（16K x 16） |
| 程序存储器类型： | OTP |
| RAM 容量： | 902 x 8 |
| 电压 - 电源 (Vcc/Vdd)： | 3 V ~ 5.5 V |
| 数据转换器： | A/D 16x10b |
| 振荡器型： | 外部 |
| 工作温度： | -40°C ~ 85°C |
| 封装/外壳： | 80-TQFP |
| 包装： | 托盘 |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页当前第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页第144页第145页第146页第147页第148页第149页第150页第151页第152页第153页第154页第155页第156页第157页第158页第159页
PIC17C7XX
DS30289B-page 34
2000 Microchip Technology Inc.
6.1
Interrupt Status Register (INTSTA)
The Interrupt Status/Control register (INTSTA) contains
the flag and enable bits for non-peripheral interrupts.
The PEIF bit is a read only, bit wise OR of all the periph-
eral flag bits in the PIR registers (Figure 6-4 and
Care should be taken when clearing any of the INTSTA
register enable bits when interrupts are enabled
(GLINTD is clear). If any of the INTSTA flag bits (T0IF,
INTF, T0CKIF, or PEIF) are set in the same instruction
cycle as the corresponding interrupt enable bit is cleared,
the device will vector to the RESET address (0x00).
Prior to disabling any of the INTSTA enable bits, the
GLINTD bit should be set (disabled).
REGISTER 6-1:
INTSTA REGISTER (ADDRESS: 07h, UNBANKED)
Note:
All interrupt flag bits get set by their speci-
fied condition, even if the corresponding
interrupt enable bit is clear (interrupt dis-
abled), or the GLINTD bit is set (all inter-
rupts disabled).
R-0
R/W-0
PEIF
T0CKIF
T0IF
INTF
PEIE
T0CKIE
T0IE
INTE
bit 7
bit 0
bit 7
PEIF: Peripheral Interrupt Flag bit
This bit is the OR of all peripheral interrupt flag bits AND’ed with their corresponding enable bits.
The interrupt logic forces program execution to address (20h) when a peripheral interrupt is
pending.
1
= A peripheral interrupt is pending
0
= No peripheral interrupt is pending
bit 6
T0CKIF: External Interrupt on T0CKI Pin Flag bit
This bit is cleared by hardware, when the interrupt logic forces program execution to address (18h).
1
= The software specified edge occurred on the RA1/T0CKI pin
0
= The software specified edge did not occur on the RA1/T0CKI pin
bit 5
T0IF: TMR0 Overflow Interrupt Flag bit
This bit is cleared by hardware, when the interrupt logic forces program execution to address (10h).
1
= TMR0 overflowed
0
= TMR0 did not overflow
bit 4
INTF: External Interrupt on INT Pin Flag bit
This bit is cleared by hardware, when the interrupt logic forces program execution to address (08h).
1
= The software specified edge occurred on the RA0/INT pin
0
= The software specified edge did not occur on the RA0/INT pin
bit 3
PEIE: Peripheral Interrupt Enable bit
This bit acts as a global enable bit for the peripheral interrupts that have their corresponding
enable bits set.
1
= Enable peripheral interrupts
0
= Disable peripheral interrupts
bit 2
T0CKIE: External Interrupt on T0CKI Pin Enable bit
1
= Enable software specified edge interrupt on the RA1/T0CKI pin
0
= Disable interrupt on the RA1/T0CKI pin
bit 1
T0IE: TMR0 Overflow Interrupt Enable bit
1
= Enable TMR0 overflow interrupt
0
= Disable TMR0 overflow interrupt
bit 0
INTE: External Interrupt on RA0/INT Pin Enable bit
1
= Enable software specified edge interrupt on the RA0/INT pin
0
= Disable software specified edge interrupt on the RA0/INT pin
Legend:
R = Readable bit
W = Writable bit
U = Unimplemented bit, read as ‘0’
- n = Value at POR Reset
’1’ = Bit is set
’0’ = Bit is cleared
x = Bit is unknown
相关PDF资料 |
PDF描述 |
|---|---|
| ADG451BRZ-REEL7 | IC SWITCH QUAD SPST 16SOIC |
| ADG453BRUZ-REEL7 | IC SWITCH QUAD SPST 16TSSOP |
| ADG452BRUZ-REEL | IC SWITCH QUAD SPST 16TSSOP |
| ADG451BRUZ-REEL | IC SWITCH QUAD SPST 16TSSOP |
| PIC17C766-16I/L | IC MCU OTP 16KX16 A/D 84PLCC |
相关代理商/技术参数 |
参数描述 |
|---|---|
| PIC17LC766T-08/L | 功能描述:8位微控制器 -MCU LOW PWR RoHS:否 制造商:Silicon Labs 核心:8051 处理器系列:C8051F39x 数据总线宽度:8 bit 最大时钟频率:50 MHz 程序存储器大小:16 KB 数据 RAM 大小:1 KB 片上 ADC:Yes 工作电源电压:1.8 V to 3.6 V 工作温度范围:- 40 C to + 105 C 封装 / 箱体:QFN-20 安装风格:SMD/SMT |
| PIC17LC766T-08/PT | 功能描述:8位微控制器 -MCU 32KB 902 RAM 66 I/O RoHS:否 制造商:Silicon Labs 核心:8051 处理器系列:C8051F39x 数据总线宽度:8 bit 最大时钟频率:50 MHz 程序存储器大小:16 KB 数据 RAM 大小:1 KB 片上 ADC:Yes 工作电源电压:1.8 V to 3.6 V 工作温度范围:- 40 C to + 105 C 封装 / 箱体:QFN-20 安装风格:SMD/SMT |
| PIC17LC766T-08I/L | 功能描述:8位微控制器 -MCU LOW PWR RoHS:否 制造商:Silicon Labs 核心:8051 处理器系列:C8051F39x 数据总线宽度:8 bit 最大时钟频率:50 MHz 程序存储器大小:16 KB 数据 RAM 大小:1 KB 片上 ADC:Yes 工作电源电压:1.8 V to 3.6 V 工作温度范围:- 40 C to + 105 C 封装 / 箱体:QFN-20 安装风格:SMD/SMT |
| PIC17LC766T-08I/PT | 功能描述:8位微控制器 -MCU 32KB 902 RAM 66 I/O RoHS:否 制造商:Silicon Labs 核心:8051 处理器系列:C8051F39x 数据总线宽度:8 bit 最大时钟频率:50 MHz 程序存储器大小:16 KB 数据 RAM 大小:1 KB 片上 ADC:Yes 工作电源电压:1.8 V to 3.6 V 工作温度范围:- 40 C to + 105 C 封装 / 箱体:QFN-20 安装风格:SMD/SMT |
| PIC18C242/JW | 功能描述:8位微控制器 -MCU 16KB 512 RAM 23I/O RoHS:否 制造商:Silicon Labs 核心:8051 处理器系列:C8051F39x 数据总线宽度:8 bit 最大时钟频率:50 MHz 程序存储器大小:16 KB 数据 RAM 大小:1 KB 片上 ADC:Yes 工作电源电压:1.8 V to 3.6 V 工作温度范围:- 40 C to + 105 C 封装 / 箱体:QFN-20 安装风格:SMD/SMT |
发布紧急采购，3分钟左右您将得到回复。