- 您现在的位置：买卖IC网 > PDF目录378053 > PM4328 (PMC-Sierra, Inc.) Ultraframer DS3/E3/DS2/E2/DS1/E1/DS0 PDF资料下载
参数资料
| 型号： | PM4328 |
| 厂商： | PMC-Sierra, Inc. |
| 元件分类： | 通信及网络 |
| 英文描述： | Ultraframer DS3/E3/DS2/E2/DS1/E1/DS0 |
| 中文描述： | Ultraframer DS3/E3/DS2/E2/DS1/E1/DS0 |
| 文件页数： | 45/250页 |
| 文件大小： | 1436K |
| 代理商： | PM4328 |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页当前第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页第144页第145页第146页第147页第148页第149页第150页第151页第152页第153页第154页第155页第156页第157页第158页第159页第160页第161页第162页第163页第164页第165页第166页第167页第168页第169页第170页第171页第172页第173页第174页第175页第176页第177页第178页第179页第180页第181页第182页第183页第184页第185页第186页第187页第188页第189页第190页第191页第192页第193页第194页第195页第196页第197页第198页第199页第200页第201页第202页第203页第204页第205页第206页第207页第208页第209页第210页第211页第212页第213页第214页第215页第216页第217页第218页第219页第220页第221页第222页第223页第224页第225页第226页第227页第228页第229页第230页第231页第232页第233页第234页第235页第236页第237页第238页第239页第240页第241页第242页第243页第244页第245页第246页第247页第248页第249页第250页
STANDARD PRODUCT
DATASHEET
PM4328 TECT3
ISSUE 1
PMC-2011596
HIGH DENSITY T1/E1 FRAMER
AND M13 MULTIPLEXER
PROPRIETARY AND CONFIDENTIAL
32
Pin Name
Type
Pin
No.
Function
T1 and E1 System Side Serial Clock and Data Interface
ICLK[1]/ISIG[1]
ICLK[2]/ISIG[2]
ICLK[3]/ISIG[3]
ICLK[4]/ISIG[4]
ICLK[5]/ISIG[5]
ICLK[6]/ISIG[6]
ICLK[7]/ISIG[7]
ICLK[8]/ISIG[8]
ICLK[9]/ISIG[9]
ICLK[10]/ISIG[10]
ICLK[11]/ISIG[11]
ICLK[12]/ISIG[12]
ICLK[13]/ISIG[13]
ICLK[14]/ISIG[14]
ICLK[15]/ISIG[15]
ICLK[16]/ISIG[16]
ICLK[17]/ISIG[17]
ICLK[18]/ISIG[18]
ICLK[19]/ISIG[19]
ICLK[20]/ISIG[20]
ICLK[21]/ISIG[21]
ICLK[22]/ISIG[22]
ICLK[23]/ISIG[23]
ICLK[24]/ISIG[24]
ICLK[25]/ISIG[25]
ICLK[26]/ISIG[26]
ICLK[27]/ISIG[27]
ICLK[28]/ISIG[28]
Output Y3
AB2
AB20
AB21
W22
Y20
H22
F19
W3
AA1
H3
H1
L22
K19
F22
G20
T3
U1
D1
C1
H19
G19
E19
F21
K3
J4
E3
D2
Ingress Clocks (ICLK[1:28]).
The Ingress Clocks are
active when the external signaling interface is disabled.
Each ingress clock is optionally a smoothed (jitter
attenuated) version of the associated receive clock
from the DS3 multiplexer. When the Clock Master:
NxChannel mode is active, ICLK[x] is a gapped version
of the smoothed receive clock. When Clock Master:
Full T1/E1 mode is active, IFP[x] and ID[x] are updated
on the active edge of ICLK[x]. When the Clock Master:
NxDS0 mode is active, ID[x] is updated on the active
edge of ICLK[x].
Ingress Signaling (ISIG[1:28]).
When the Clock
Slave: External Signaling mode is enabled, each
ISIG[x] contains the extracted signaling bits for each
channel in the frame, repeated for the entire
superframe. Each channel’s signaling bits are valid in
bit locations 5,6,7,8 of the channel and are channel-
aligned with the ID[x] data stream. ISIG[x] is updated
on the active edge of the common ingress clock,
CICLK.
In E1 mode only ICLK[1:21] and ISIG[1:21] are used.
ICLK[1]/ISIG[1] shares a pin with the DS3 system
interface signal RGAPCLK/RSCLK.
IFP[1]
IFP[2]
IFP[3]
IFP[4]
IFP[5]
IFP[6]
IFP[7]
IFP[8]
IFP[9]
IFP[10]
IFP[11]
Output AB5
V3
W20
AA22
Y21
W21
K22
K21
Y1
W1
F4
Ingress Frame Pulse (IFP[1:28]).
The IFP[x] outputs
are intended as timing references.
IFP[x] indicates the frame alignment or the superframe
alignment of the ingress stream, ID[x].
When Clock Master: Full T1/E1 mode is active, IFP[x]
is updated on the active edge of the associated
ICLK[x]. When Clock Master: NxDS0 mode is active,
ICLK[x] is gapped during the pulse on IFP[x]. When
the Clock Slave ingress modes are active, IFP[x] is
updated on the active edge of CICLK. I the Clear
相关PDF资料 |
PDF描述 |
|---|---|
| PM4328-PI | Ultraframer DS3/E3/DS2/E2/DS1/E1/DS0 |
| PM4332 | Ultraframer DS3/E3/DS2/E2/DS1/E1/DS0 |
| PM4332-PI | Ultraframer DS3/E3/DS2/E2/DS1/E1/DS0 |
| PM4341A | T1 TRANSCEIVER |
| PM4341A-QI | Ultraframer DS3/E3/DS2/E2/DS1/E1/DS0 |
相关代理商/技术参数 |
参数描述 |
|---|---|
| PM4328-PI | 制造商:PMC 制造商全称:PMC 功能描述:HIGH DENSITY T1/E1 FRAMER WITH INTEGRATED M13 MULTIPLEXER |
| PM43-2R2M | 功能描述:固定电感器 2.2uH 20% RoHS:否 制造商:AVX 电感:10 uH 容差:20 % 最大直流电流:1 A 最大直流电阻:0.075 Ohms 工作温度范围:- 40 C to + 85 C 自谐振频率:38 MHz Q 最小值:40 尺寸:4.45 mm W x 6.6 mm L x 2.92 mm H 屏蔽:Shielded 端接类型:SMD/SMT 封装 / 箱体:6.6 mm x 4.45 mm |
| PM43-2R2M-RC | 功能描述:固定电感器 2.2uH 20% RoHS:否 制造商:AVX 电感:10 uH 容差:20 % 最大直流电流:1 A 最大直流电阻:0.075 Ohms 工作温度范围:- 40 C to + 85 C 自谐振频率:38 MHz Q 最小值:40 尺寸:4.45 mm W x 6.6 mm L x 2.92 mm H 屏蔽:Shielded 端接类型:SMD/SMT 封装 / 箱体:6.6 mm x 4.45 mm |
| PM43-2R7M | 功能描述:固定电感器 2.7uH 20% RoHS:否 制造商:AVX 电感:10 uH 容差:20 % 最大直流电流:1 A 最大直流电阻:0.075 Ohms 工作温度范围:- 40 C to + 85 C 自谐振频率:38 MHz Q 最小值:40 尺寸:4.45 mm W x 6.6 mm L x 2.92 mm H 屏蔽:Shielded 端接类型:SMD/SMT 封装 / 箱体:6.6 mm x 4.45 mm |
发布紧急采购，3分钟左右您将得到回复。