- 您现在的位置：买卖IC网 > PDF目录378055 > PM73121 (PMC-SIERRA INC) AAL1 Segmentation And Reassembly Processor PDF资料下载
参数资料
| 型号： | PM73121 |
| 厂商： | PMC-SIERRA INC |
| 元件分类： | 数字传输电路 |
| 英文描述： | AAL1 Segmentation And Reassembly Processor |
| 中文描述： | ATM SEGMENTATION AND REASSEMBLY DEVICE |
| 文件页数： | 87/223页 |
| 文件大小： | 2300K |
| 代理商： | PM73121 |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页当前第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页第144页第145页第146页第147页第148页第149页第150页第151页第152页第153页第154页第155页第156页第157页第158页第159页第160页第161页第162页第163页第164页第165页第166页第167页第168页第169页第170页第171页第172页第173页第174页第175页第176页第177页第178页第179页第180页第181页第182页第183页第184页第185页第186页第187页第188页第189页第190页第191页第192页第193页第194页第195页第196页第197页第198页第199页第200页第201页第202页第203页第204页第205页第206页第207页第208页第209页第210页第211页第212页第213页第214页第215页第216页第217页第218页第219页第220页第221页第222页第223页
PM73121AAL1gator II
PMC-Sierra, Inc.
L
PMC-980620
,VVXH
AAL1 SAR Processor
Data Sheet
35235,(7$5<$1'&21),'(17,$/7230&6,(55$,1&$1')25,76&86720(56,17(51$/86(
Refer to
section 8.10.1 “Nominal T1 Clock” on page 185
and
section 8.10.2 “Nominal E1 Clock”
on page 187
for jitter characteristics of a synthesized clock. It is recommended that a Line Inter-
face Unit (LIU) with a built in jitter attenuator, such as the Level One LXT305A, be used to
obtain improved jitter characteristics.
3.7.1.3
Synthesize an E1 or T1 Clock based on SRTS
NOTE: The AAL1gator II uses Bellcore’s patented SRTS clock recovery technique. Refer to
the NOTE on
page 172
for additional information regarding Bellcore’s SRTS patent.
Set the CLK_SOURCE bits in the LIN_STR_MODE register for that line to “11” to generate an
E1 clock or T1 clock based on received SRTS values. This change will not take affect until the
CMD_REG_ATTN bit is set.
For this mode, SYS_CLK must be 38.88 MHz. For SRTS, it is recommended that SYS_CLK has
an accuracy of ± 100 ppm. Since a network derived N_CLK is used, SYS_CLK does not have to
be derived from the network clock.
The AAL1gator II supports SRTS for unstructured data formats on a per-line basis. SRTS support
requires an input reference clock (N_CLK). The input reference frequency is defined as 155.52
÷
2^
n
MHz, where
n
is chosen so the reference clock frequency is greater than the frequency being
transmitted, but less than twice the frequency being transmitted (2
×
TL_CLK > N_CLK > TL_
CLK). For T1 or E1 implementations, the input reference clock frequency is 2.43 MHz and must
be synchronized to the ATM network.
Figure 51 on page 71
shows the process implemented for
each UDF line enabled for SRTS. The RFTC also generates a local SRTS value from the network
clock (N_CLK) and the local TL_CLK. It queues the incoming SRTS values, and, at the appropri-
ate time, generates a 4-bit two’s complement code that indicates the difference between the
locally generated SRTS value and the incoming SRTS value. The value of this code ranges from
-8 (1000) to +7 (0111). A higher value than had been output previously indicates the remote clock
is running faster than the local clock. A lower value than had been output previously indicates the
remote clock is running slower than the local clock. The RFTC uses this value internally to syn-
thesize the TL_CLK.
The RFTC supports SRTS only for unstructured data formats on a per-line basis. The SRTS_
CDVT value in R_SRTS_CONFIG register must be configured correctly so the time delay value
of the SRTS data matches the time delay value of the signal data. The RFTC queues the SRTS
nibbles and then fetches it before it is needed. If the SRTS queue overruns or underruns, a value
of 0000 is used.
The RFTC also outputs the SRTS difference through a multiplexed interface. This value can be
section 6.7 “SRTS Timing” on page
for timing of this interface. This interface is needed for high speed mode (E3 or DS3) SRTS
相关PDF资料 |
PDF描述 |
|---|---|
| PM73121-RI | AAL1 Segmentation And Reassembly Processor |
| PM73122 | 32 LINK CES/DBCES AAL1 SAR PROCESSOR |
| PM73122-BI | 32 LINK CES/DBCES AAL1 SAR PROCESSOR |
| PM73123 | 8 LINK CES/DBCES AAL1 SAR |
| PM73123-PI | 8 LINK CES/DBCES AAL1 SAR |
相关代理商/技术参数 |
参数描述 |
|---|---|
| PM73121-RI | 制造商:PMC 制造商全称:PMC 功能描述:AAL1 Segmentation And Reassembly Processor |
| PM73122 | 制造商:PMC 制造商全称:PMC 功能描述:32 LINK CES/DBCES AAL1 SAR PROCESSOR |
| PM73122-BI | 制造商:PMC 制造商全称:PMC 功能描述:32 LINK CES/DBCES AAL1 SAR PROCESSOR |
发布紧急采购，3分钟左右您将得到回复。