- 您现在的位置：买卖IC网 > PDF目录378055 > PM73122-BI (PMC-SIERRA INC) 32 LINK CES/DBCES AAL1 SAR PROCESSOR PDF资料下载
参数资料
| 型号： | PM73122-BI |
| 厂商： | PMC-SIERRA INC |
| 元件分类： | 数字传输电路 |
| 英文描述： | 32 LINK CES/DBCES AAL1 SAR PROCESSOR |
| 中文描述： | ATM SEGMENTATION AND REASSEMBLY DEVICE, PBGA352 |
| 封装： | 35 X 35 MM, 1.51 MM HEIGHT, SBGA-352 |
| 文件页数： | 190/489页 |
| 文件大小： | 4416K |
| 代理商： | PM73122-BI |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页第144页第145页第146页第147页第148页第149页第150页第151页第152页第153页第154页第155页第156页第157页第158页第159页第160页第161页第162页第163页第164页第165页第166页第167页第168页第169页第170页第171页第172页第173页第174页第175页第176页第177页第178页第179页第180页第181页第182页第183页第184页第185页第186页第187页第188页第189页当前第190页第191页第192页第193页第194页第195页第196页第197页第198页第199页第200页第201页第202页第203页第204页第205页第206页第207页第208页第209页第210页第211页第212页第213页第214页第215页第216页第217页第218页第219页第220页第221页第222页第223页第224页第225页第226页第227页第228页第229页第230页第231页第232页第233页第234页第235页第236页第237页第238页第239页第240页第241页第242页第243页第244页第245页第246页第247页第248页第249页第250页第251页第252页第253页第254页第255页第256页第257页第258页第259页第260页第261页第262页第263页第264页第265页第266页第267页第268页第269页第270页第271页第272页第273页第274页第275页第276页第277页第278页第279页第280页第281页第282页第283页第284页第285页第286页第287页第288页第289页第290页第291页第292页第293页第294页第295页第296页第297页第298页第299页第300页第301页第302页第303页第304页第305页第306页第307页第308页第309页第310页第311页第312页第313页第314页第315页第316页第317页第318页第319页第320页第321页第322页第323页第324页第325页第326页第327页第328页第329页第330页第331页第332页第333页第334页第335页第336页第337页第338页第339页第340页第341页第342页第343页第344页第345页第346页第347页第348页第349页第350页第351页第352页第353页第354页第355页第356页第357页第358页第359页第360页第361页第362页第363页第364页第365页第366页第367页第368页第369页第370页第371页第372页第373页第374页第375页第376页第377页第378页第379页第380页第381页第382页第383页第384页第385页第386页第387页第388页第389页第390页第391页第392页第393页第394页第395页第396页第397页第398页第399页第400页第401页第402页第403页第404页第405页第406页第407页第408页第409页第410页第411页第412页第413页第414页第415页第416页第417页第418页第419页第420页第421页第422页第423页第424页第425页第426页第427页第428页第429页第430页第431页第432页第433页第434页第435页第436页第437页第438页第439页第440页第441页第442页第443页第444页第445页第446页第447页第448页第449页第450页第451页第452页第453页第454页第455页第456页第457页第458页第459页第460页第461页第462页第463页第464页第465页第466页第467页第468页第469页第470页第471页第472页第473页第474页第475页第476页第477页第478页第479页第480页第481页第482页第483页第484页第485页第486页第487页第488页第489页
RELEASED
PM73122 AAL1GATOR-32
DATASHEET
PMC-1981419
ISSUE 7
32 LINK CES/DBCES AAL1 SAR PROCESSOR
PROPRIETARY AND CONFIDENTIAL TO PMC-SIERRA, INC., AND FOR ITS CUSTOMERS’ INTERNAL USE
165
101
Clock is internally synthesized based on values received on the
CGC interface. (externally controlled) The clock is output on
TL_CLK[n] pin.The clock on CTL_CLK input pin is used.
110
The clock on CTL_CLK input pin is used and signaling data is
output on TL_CLK[n] pin.
11.6.2.1.1
Receive Direction
The Line Interface Block accepts deframed data from the 16 external lines. The
data, signaling and synchronization signals are received from the external
interface. The external lines can support data rates up to 15 Mbps per line.
(However the total aggregate bandwidth cannot exceed 20 Mbps). The falling
edge of RL_CLK[n] is used to clock in the data and is used as the active edge for
all receive logic in this mode. For structured data, the Line Interface Block uses
the external synchronization input signals (RL_SYNC[n]) as either frame pulses
or multi-frame pulses. Whether the Line Interface Block interprets RL_SYNC as
a frame pulse or a multi-frame pulse is determined by the value of
MF_SYNC_MODE in the LS_Ln_CFG_REG register for that line. If the line is
configured for UDF-ML mode (unstructured), the data will be passed as a clear
channel bit stream and RL_SYNC[n] will be ignored.
In normal mode (MVIP_EN bit is low in the LS_Ln_CFG_REG register for this
line), the first time RL_SYNC[n] is sampled high after being low, indicates the
first bit of a frame or multi-frame. In MVIP-90 mode (MVIP_EN bit is set in the
LS_Ln_CFG_REG register for this line), the first time RL_SYNC[n] is sampled
low after being high, indicates the first bit of a frame. For T1 structured data a
frame is completed every 193 bits. For E1 or MVIP-90 structured data a frame is
completed every 32 bytes.
It is not necessary to provide an edge at the beginning of every frame or multi-
frame. However if a frame or multi-frame pulse is detected on a non-frame or
non-multi-frame boundary, then the AAL1gator-32 will resync to the new
boundary and cell generation will be suppressed for 12 – 32 ms.
In T1 mode a multi-frame can either be 12 or 24 frames depending on if the line
is in Super Frame (SF) or Extended Super Frame (ESF) mode. An E1 multi-
frame is 16 frames long. A special case of E1 mode exists that permits the use
of T1 signaling with E1 framing. When E1_WITH_T1_SIG is set in
LIN_STR_MODE and the line is in E1 mode, a multi-frame of 24 frames will be
used.
Since signaling is accumulated by the framer over an entire multi-frame,
signaling only has to be sampled once per multi-frame. The AAL1gator-32 reads
signaling during the last frame of every multi-frame. If the framer supplies
相关PDF资料 |
PDF描述 |
|---|---|
| PM73123 | 8 LINK CES/DBCES AAL1 SAR |
| PM73123-PI | 8 LINK CES/DBCES AAL1 SAR |
| PM73124 | 4 Link CES/DBCES AAL1 SAR |
| PM7323 | ROUTING CONTROL, MONITORING, & POLICING 200 MBPS |
| PM7323-SI | ROUTING CONTROL, MONITORING, & POLICING 200 MBPS |
相关代理商/技术参数 |
参数描述 |
|---|---|
| PM73122-BIP | 制造商:PMC-Sierra 功能描述:AAL1GATOR32 EOL270906 |
| PM73122-BI-P | 制造商:PMC-Sierra 功能描述: |
| PM73123 | 制造商:PMC 制造商全称:PMC 功能描述:8 Link CES/DBCES AAL1 SAR |
| PM73123PI | 制造商:PMC-Sierra 功能描述: |
| PM73123-PI | 制造商:PMC 制造商全称:PMC 功能描述:8 LINK CES/DBCES AAL1 SAR |
发布紧急采购，3分钟左右您将得到回复。