- 您现在的位置：买卖IC网 > PDF目录378056 > PM7382-PI (PMC-Sierra, Inc.) FRAME ENGINE AND DATA LINK MANAGER 32P256 PDF资料下载
参数资料
| 型号： | PM7382-PI |
| 厂商： | PMC-Sierra, Inc. |
| 英文描述： | FRAME ENGINE AND DATA LINK MANAGER 32P256 |
| 中文描述： | 框架引擎和数据链路管理32P256 |
| 文件页数： | 90/330页 |
| 文件大小： | 2508K |
| 代理商： | PM7382-PI |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页当前第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页第144页第145页第146页第147页第148页第149页第150页第151页第152页第153页第154页第155页第156页第157页第158页第159页第160页第161页第162页第163页第164页第165页第166页第167页第168页第169页第170页第171页第172页第173页第174页第175页第176页第177页第178页第179页第180页第181页第182页第183页第184页第185页第186页第187页第188页第189页第190页第191页第192页第193页第194页第195页第196页第197页第198页第199页第200页第201页第202页第203页第204页第205页第206页第207页第208页第209页第210页第211页第212页第213页第214页第215页第216页第217页第218页第219页第220页第221页第222页第223页第224页第225页第226页第227页第228页第229页第230页第231页第232页第233页第234页第235页第236页第237页第238页第239页第240页第241页第242页第243页第244页第245页第246页第247页第248页第249页第250页第251页第252页第253页第254页第255页第256页第257页第258页第259页第260页第261页第262页第263页第264页第265页第266页第267页第268页第269页第270页第271页第272页第273页第274页第275页第276页第277页第278页第279页第280页第281页第282页第283页第284页第285页第286页第287页第288页第289页第290页第291页第292页第293页第294页第295页第296页第297页第298页第299页第300页第301页第302页第303页第304页第305页第306页第307页第308页第309页第310页第311页第312页第313页第314页第315页第316页第317页第318页第319页第320页第321页第322页第323页第324页第325页第326页第327页第328页第329页第330页
RELEASED
DATA SHEET
PM7382 FREEDM-32P256
ISSUE 3
PMC-2010333
FRAME ENGINE AND DATA LINK MANAGER 32P256
PROPRIETARY AND CONFIDENTIAL TO PMC-SIERRA,INC., AND FOR ITS CUSTOMERS’ INTERNAL USE
79
an associated data clock frequency that is double the data rate. This provides
more bandwidth per link for applications requiring higher data densities on a
single link. Data at each time-slot may be independently assigned to be sourced
from a different channel. Second, H-MVIP links reference the start of each
frame with a frame pulse, thereby avoiding having to gap the link clock during the
framing bits/bytes of each frame. The frame pulse is provided by an H-MVIP bus
master and ensures that all agents sharing the H-MVIP bus remain
synchronized. When configured for operation in 2.048 Mbps H-MVIP mode, the
frame pulse is sampled using the same clock which samples the data. When
configured for operation in 8.192 Mbps H-MVIP mode, the frame pulse is
sampled using a separate frame pulse clock provided by an H-MVIP bus master.
The frame pulse clock has a synchronous timing relationship to the data clock.
Third, not all links are independent. When configured for operation in 2.048
Mbps H-MVIP mode, each group of 8 links share a clock and a frame pulse.
Links 0 through 7, 8 through 15, 16 through 23 and 24 through 31 each share a
clock and a frame pulse. Not all 8 links within each group need to be configured
for operation in 2.048 Mbps H-MVIP mode. However, any link within each logical
group of 8 which is configured for 2.048 Mbps H-MVIP operation will share the
same clock and frame pulse. When configured for operation in 8.192 Mbps H-
MVIP mode, links 4m (0 m 7) share a frame pulse, a data clock and a frame
pulse clock. Again, not all eight 4m (0 m 7) links need to be configured for
operation in 8.192 Mbps H-MVIP mode, however, any link which is configured for
8.192 Mbps H-MVIP operation will share the same frame pulse, data clock and
frame pulse clock. If link 4m is configured for 8.192 Mbps H-MVIP operation,
then data transferred on that link is “spread” over links 4m, 4m+1 4m+2 and
4m+3 from a channel assigner point of view. Accordingly, when link 4m is
configured for operation in 8.192 Mbps H-MVIP mode, links 4m+1, 4m+2 and
4m+3 must also be configured for operation in 8.192 Mbps H-MVIP mode. In the
back end, the TCAS256 extracts and processes the time-slots identically to
channelised T1/J1/E1 traffic.
Links containing a T1/J1 or an E1 stream may be channelised. Data at each
time-slot may be independently assigned to be sourced from a different channel.
The link clock is only active during time-slots 1 to 24 of a T1/J1 stream and is
inactive during the frame bit. Similarly, the clock is only active during time-slots 1
to 31 of an E1 stream and is inactive during the FAS and NFAS framing bytes.
The most significant bit of time-slot 1 of a channelised link is identified by noting
the absence of the clock and its re-activation. With knowledge of the transmit
link and time-slot identity, the TCAS256 performs a table look-up to identify the
channel from which a data byte is to be sourced.
Links may also be unchannelised. Then, all data bytes on that link belong to one
channel. The TCAS256 performs a table look-up to identify the channel to which
a data byte belongs using only the outgoing link identity, as no time-slots are
associated with unchannelised links. Link clocks are no longer limited to T1/J1
相关PDF资料 |
PDF描述 |
|---|---|
| PM7382 | Frame Engine and Data Link Manager 32P256 |
| PM7383 | FRAME ENGINE AND DATA LINK MANAGER 32A256 |
| PM7383-PI | FRAME ENGINE AND DATA LINK MANAGER 32A256 |
| PM7384 | Frame Engine and Data Link Manager |
| PM7384-BI | FRAME ENGINE AND DATA LINK MANAGER 84P672 |
相关代理商/技术参数 |
参数描述 |
|---|---|
| PM7383 | 制造商:PMC 制造商全称:PMC 功能描述:FRAME ENGINE AND DATA LINK MANAGER 32A256 |
| PM7383-PI | 制造商:PMC 制造商全称:PMC 功能描述:FRAME ENGINE AND DATA LINK MANAGER 32A256 |
| PM7384 | 制造商:PMC 制造商全称:PMC 功能描述:Frame Engine and Data Link Manager |
发布紧急采购，3分钟左右您将得到回复。