- 您现在的位置：买卖IC网 > PDF目录378056 > PM7383-PI (PMC-Sierra, Inc.) FRAME ENGINE AND DATA LINK MANAGER 32A256 PDF资料下载
参数资料
| 型号： | PM7383-PI |
| 厂商： | PMC-Sierra, Inc. |
| 英文描述： | FRAME ENGINE AND DATA LINK MANAGER 32A256 |
| 中文描述： | 框架引擎和数据链路管理32A256 |
| 文件页数： | 202/231页 |
| 文件大小： | 1947K |
| 代理商： | PM7383-PI |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页第144页第145页第146页第147页第148页第149页第150页第151页第152页第153页第154页第155页第156页第157页第158页第159页第160页第161页第162页第163页第164页第165页第166页第167页第168页第169页第170页第171页第172页第173页第174页第175页第176页第177页第178页第179页第180页第181页第182页第183页第184页第185页第186页第187页第188页第189页第190页第191页第192页第193页第194页第195页第196页第197页第198页第199页第200页第201页当前第202页第203页第204页第205页第206页第207页第208页第209页第210页第211页第212页第213页第214页第215页第216页第217页第218页第219页第220页第221页第222页第223页第224页第225页第226页第227页第228页第229页第230页第231页
RELEASED
DATASHEET
PM7383 FREEDM-32A256
ISSUE 1
PMC-2010336
FRAME ENGINE AND DATA LINK MANAGER 32A256
PROPRIETARY AND CONFIDENTIAL
194
Figure 22 shows the transfer of an 8 word packet across the Rx APPI from
FREEDM-32A256 device 0, channel 2. In this example, seven FREEDM-32A256
devices are sharing the Rx APPI, with device 5 being the null address.
The data transfer begins when the external controller selects FREEDM-32A256
device 0 by placing that address on the RXADDR[2:0] inputs and setting RENB
high. The external controller sets RENB low in the next RXCLK cycle to
commence data transfer across the Rx APPI. The FREEDM-32A256 samples
RENB low and responds by asserting RSX two RXCLK cycles later. The start of
all burst data transfers is qualified with RSX and an in-band channel address on
RXDATA[15:0] to associate the data to follow with a HDLC channel.
During the cycle when D2 is placed on RXDATA[15:0], the external controller is
unable to accept any further data and sets RENB high. Two RXCLK cycles later,
the FREEDM-32A256 tristates the Rx APPI. The external controller may hold
RENB high for an indeterminate number of RXCLK cycles. The FREEDM-
32A256 will wait until the external controller returns RENB low. Because the
FREEDM-32A256 does not support interrupted data transfers on the Rx APPI,
the external controller must reselect FREEDM-32A256 device 0 or output a null
address during the clock cycle before it returns RENB low. However, while
RENB remains high, the address on the RXADDR[2:0] signals may change.
When the FREEDM-32A256 device 0 samples RENB low, it continues data
transfer by providing D4 on RXDATA[15:0]. Note that if D3 were the final word of
the packet (Status), in response to sampling REOP high, the external controller
does not have to reselect FREEDM-32A256 device 0. This is shown in Figure
25.
The FREEDM-32A256 will not pause burst data transfers across the Rx APPI.
The FREEDM-32A256 automatically deselects at the end of all burst data
transfers. The FREEDM-32A256 must be reselected before any further data will
be transferred across the Rx APPI.
The RVAL and REOP signals indicate the presence and end of valid packet data
respectively. The RERR and RMOD signals are only valid at the end of a packet
and are qualified with the REOP signal. When a packet is errored, the FREEDM-
32A256 may be programmed to overwrite RXDATA[7:0] in the final word of
packet transfer with status information indicating the cause of the error.
RXDATA[15:0] is not modified if a packet is error free.
The RXADDR[2:0] signals serve to poll FREEDM-32A256 devices as well as for
selection. During data transfer, the RXADDR[2:0] signals continue to poll the
FREEDM-32A256 devices sharing the Rx APPI. Polled results are returned on
相关PDF资料 |
PDF描述 |
|---|---|
| PM7384 | Frame Engine and Data Link Manager |
| PM7384-BI | FRAME ENGINE AND DATA LINK MANAGER 84P672 |
| PM7385 | Frame Engine and Data Link Manager |
| PM7385-BI | 84 LINK, 672 CHANNEL FRAME ENGINE AND DATA LINK MANAGER WITH ANY-PHY PACKET INTERFACE |
| PM7388 | Frame Engine and Datalink Manager |
相关代理商/技术参数 |
参数描述 |
|---|---|
| PM7384 | 制造商:PMC 制造商全称:PMC 功能描述:Frame Engine and Data Link Manager |
| PM7384-BI | 制造商:PMC 制造商全称:PMC 功能描述:FRAME ENGINE AND DATA LINK MANAGER 84P672 |
| PM7385 | 制造商:PMC 制造商全称:PMC 功能描述:Frame Engine and Data Link Manager |
发布紧急采购，3分钟左右您将得到回复。