- 您现在的位置：买卖IC网 > PDF目录378056 > PM7383 (PMC-Sierra, Inc.) FRAME ENGINE AND DATA LINK MANAGER 32A256 PDF资料下载
参数资料
| 型号： | PM7383 |
| 厂商： | PMC-Sierra, Inc. |
| 英文描述： | FRAME ENGINE AND DATA LINK MANAGER 32A256 |
| 中文描述： | 框架引擎和数据链路管理32A256 |
| 文件页数： | 195/231页 |
| 文件大小： | 1947K |
| 代理商： | PM7383 |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页第144页第145页第146页第147页第148页第149页第150页第151页第152页第153页第154页第155页第156页第157页第158页第159页第160页第161页第162页第163页第164页第165页第166页第167页第168页第169页第170页第171页第172页第173页第174页第175页第176页第177页第178页第179页第180页第181页第182页第183页第184页第185页第186页第187页第188页第189页第190页第191页第192页第193页第194页当前第195页第196页第197页第198页第199页第200页第201页第202页第203页第204页第205页第206页第207页第208页第209页第210页第211页第212页第213页第214页第215页第216页第217页第218页第219页第220页第221页第222页第223页第224页第225页第226页第227页第228页第229页第230页第231页
RELEASED
DATASHEET
PM7383 FREEDM-32A256
ISSUE 1
PMC-2010336
FRAME ENGINE AND DATA LINK MANAGER 32A256
PROPRIETARY AND CONFIDENTIAL
187
12
FUNCTIONAL TIMING
12.1 Receive H-MVIP Link Timing
The timing relationship of the receive data clock (RMV8DC), frame pulse clock
(RMV8FPC), data (RD[n]) and frame pulse (RFP8B) signals of a link configured
for 8.192 Mbps H-MVIP operation with a type 0 frame pulse is shown in Figure
12. The falling edges of each RMV8FPC are aligned to a falling edge of the
corresponding RMV8DC for 8.192 Mbps H-MVIP operation. The FREEDM-
32A256 samples RFP8B low on the falling edge of RMV8FPC and references
this point as the start of the next frame. The FREEDM-32A256 samples the data
provided on RD[n] at the point of the data bit using the rising edge of RMV8DC
as indicated for bit 1 (B1) of time-slot 0 (TS 0) in Figure 12. B1 is the most
significant bit and B8 is the least significant bit of each octet. Time-slots can be
ignored by setting the PROV bit in the corresponding word of the receive channel
provision RAM in the RCAS256 block to low.
Figure 12 – Receive 8.192 Mbps H-MVIP Link Timing
RMV8DC
(16 MHz)
RFP8B
RD[n]
B8
B1
B2
B3
B4
B5
B6
B7
B8
B1
TS 127
TS 0
TS 1
RMV8FPC
(4 MHz)
The timing relationship of the receive data clock (RMVCK[n]), data (RD[m], where
8n m 8n+7) and frame pulse (RFPB[n]) signals of a link configured for 2.048
Mbps H-MVIP operation with a type 0 frame pulse is shown in Figure 13. The
FREEDM-32A256 samples RFPB[n] low on the falling edge of the corresponding
RMVCK[n] and references this point as the start of the next frame. The
FREEDM-32A256 samples the data provided on RD[m] at the point of the data
bit using the rising edge of the corresponding RMVCK[n] as indicated for bit 1
(B1) of time-slot 0 (TS 0) in Figure 13. B1 is the most significant bit and B8 is the
least significant bit of each octet. Time-slots can be ignored by setting the PROV
相关PDF资料 |
PDF描述 |
|---|---|
| PM7383-PI | FRAME ENGINE AND DATA LINK MANAGER 32A256 |
| PM7384 | Frame Engine and Data Link Manager |
| PM7384-BI | FRAME ENGINE AND DATA LINK MANAGER 84P672 |
| PM7385 | Frame Engine and Data Link Manager |
| PM7385-BI | 84 LINK, 672 CHANNEL FRAME ENGINE AND DATA LINK MANAGER WITH ANY-PHY PACKET INTERFACE |
相关代理商/技术参数 |
参数描述 |
|---|---|
| PM7383-PI | 制造商:PMC 制造商全称:PMC 功能描述:FRAME ENGINE AND DATA LINK MANAGER 32A256 |
| PM7384 | 制造商:PMC 制造商全称:PMC 功能描述:Frame Engine and Data Link Manager |
| PM7384-BI | 制造商:PMC 制造商全称:PMC 功能描述:FRAME ENGINE AND DATA LINK MANAGER 84P672 |
发布紧急采购，3分钟左右您将得到回复。